Устройство вычисления функции с исправлением ошибок

(54) УСТРОЙСТВО .А = Б+(1-1)д, (1 НИЕИ ОЫИБОК (57) Изобретение лительной техник пользовано в адр ЛЕНИЯ ФУНКЦИИ Н) С ИСПРАВЛЕ1 тни сится к вычисожет быть истракте ЭВИ, в сном ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЭ И, А ВТОРСКОМУ СВИДЕТЕ 1) 3762956/24) 681.3(088,6) Авторское647685, кл. С79;Авторское св1213475, кл. частности для генерации адресов объектов, регулярно расположенных в памяти по заданным базе, шагу и количеству объектов. Цель изобретения - повышение достоверности работы за счет контроля вычисления функции А=В (1-1)А, (1 1 а Щ и восстановления работоспособности после сбоя, В устройство введены два коммутатора, третий, четвертый и пятый регистры, два уз-. ла свертки по модулю три,сумматор по модулю три, второй, третий и четвертый узлы сравнения, второй и третий счетчики, второй триггер, четыре элемента ИЛИ, пять элементов И, два р элемента 2 И-ИЛИ, четыре элементаЗИИЛИ, 2 ил,128869 45 Устройство работает следующим образом,После установки логической "1" на вход 42 обнуления устройства на выходе первого элемента И 26 появляется логический 0", на выходах третьего 35 и четвертого 36 элементов 3 ИИЛИ появляется логическая "1", которая проходит на Б-вход триггера 15, на вход обнуления счет 50 55 Изобретение относится к вычислительной технике и может быть использовано в адресном тракте ЭВМ, в частности для генерации адресов объектов, регулярно расположенных в памяти, по заданным базе (адресу первогообъекта), шагу, с которым объектырасположены в памяти, и количествуобъектов,Целью изобретения является повышение достоверности работы за счетконтроля вычисления функции А=Б++(1- 1) Ь ,(1 а х. И) и восстановленияработоспособности после сбоя.На фиг. 1 изображено устройстводля вычисления функции А = Б+(ь)6,(1хИ) с исправлением ошибок,на фиг. 2 - первый и второй блокисложения.Устройство для вычисления функцииА = Б+(1-1)Ь, (1 а 1И) с исправлением ошибок (фиг, 1) содержит дваблока 1 и 2 сложения, пять регистров3-7, три счетчика 8-10, четыре узла11-14 сравнения, два триггера 15 и16, два коммутатора 17 и 18, дваузла 19 и 20 свертки по модулю три,сумматор 21 по модулю три, четыреэлемента ИЛИ 22-25, пять элементовИ 26-30, два элемента 2 ИИЛИ 31 и 32- четыре элемента 3 ИИЛИ 33-36, вход37 числа Б устройства, вход 38числа ь устройства, вход 39 числаИ устройства, вход 40 признака начала работы устройства, первый выход41 признака занятости устройства,вход 42 обнуления устройства, выход43 признака корректного кода, выход44 устойчивой ошибки устройства, вход45 задания начальных условий устройства и выход 46 результата устройства.Первый и второй блоки сложения(фиг,2) содержат регистры 47 и 48первого слагаемого и второго слагаемого, регистр 49 суммы, три сумматора 50-52 и два триггера 53 и 54переноса. о 2чика 8, на вход обнуления трех разрядного счетчика 1 О и через четвертый элемент ИЛИ 25 - на вход обнуления двух разрядного счетчика 9. После окончания переходных процессов ближайший синхроимпульс устанавливает триггер 15 в "1", обнуляет триггер 16 и счетчики 8 - 10. После снятия логической "1" с входа 42 обнуленя устройства, оно готово к приему команды генерации чисел А = Б + +(1-1)4, (1 1 Б) по заданным в команде Б, 6 и И, при этом на выходе 41 устройства присутствует логическая "1" - сигнал незанятости устройства (нулевое значение первого выхода 41 устройства говорит о занятос. ти устройства), на выходе 43 устройства - логический 0, говорящий о том, что на выходе 46 результата устройства нет кода очередного числа (единичное значение выхода 43 устройства говорит о наличии на выходе 46 результата устройства корректного кода очередного числа А;, т,е, о наличии кода очередного числа А, без ошибок, обнаруживаемых схемой контроля), на выходе 44 устойчивой ошибки устройства - логический "0", говорящий об отсутствии устойчивой ошибки в устройстве.Максимальное количество попыток восстановления после сбоя устанавливается перед работой устройства на входе 45 задания начальных условий устройства (максимально возможное число в рассматриваемом случае - семь). С приходом команды на входах 3 - 39 устройства появляются соответственно Б, Ь и М.Сигналом того, что команда находится на входе устройства, служит логическая "1" на входе 40 устройства, с появлением которой на выходе первого элемента И 26 появляется "1", которая проходит на Е-вход триггера 15, вход разрешения записи первого 3 и второго 4 регистров устройства, которая, пройдя через первый элемент 2 ИИЛИ 31, появляется на входе разрешения счета двухразрядного счетчика 9, пройдя через первый элемент ИЛИ 22, появляется на входе обнуления регистра 47 блока 1 сложения, пройдя через второй элемент ИЛИ 23, появляется на входе обнуления триггера 53 блока 1 сложения, пройдя через третий элемент ИЛИ 24, появляется на входе разрешения записи регистра5, на выходе первого и второго коммутаторов 17 и 18, а следовательно, и входе второго слагаемого первого блока 1 сложения, и на информационном входе регистра 5 находится код числа Б, так как на втором управляющем входе первого коммутатора 17, так и на управляющем входе второго коммутатора 18, присутствует логическая "1" с выхода триггера 15, С приходом 10 первого синхроимпульса после появления команды на входе устройства(т,е. после появления сигнала логической "1" на входе 40 устройства) в регистр 5, первый 3 и второй 4 реги стры записываются соответственно коды чисел Б, д и И, триггер 15 обнуляется, что говорит о занятости устройства, содержимое двухразрядного счетчика 9 равно "1", регистр 47 первого 20 слагаемого и триггер 53 переноса первого блока 1 сложения обнуляются, на регистр 48 второго слагаемого которого записывается код Б, второй коммутатор 18 пропускает далее на свой выход информацию со своего первого входа, т,е, информацию с выхода регистра 6, так как на управляющий вход второго коммутатора 18 далее подается логический О" с выхода 30 триггера 15. Информация в первом 3 и втором 4 регистрах устройства далее сохраняется, так как на их входах .разрешения записи присутствует логический 0 с выхода первого элемента И 26, поддерживаемый нулевым значением выхода триггера 15.Далее при отсутствии каких-либо ошибок, а значит, при наличии на управляющих входах первого коммута тора 17 логических "О" работа первого 1 и второго 2 блоков сложения совместно с коммутатором 17 заключается в следующем; На регистр 47 первого слагаемого первого блока 1 сложения 45 устанавливается первое слагаемое - число ь из первого регистра 3 устройства, второе слагаемое в первом блоке 1 сложения представляется в виде 32-х разрядного кода, находящегося 0 на регистре 48 второго слагаемого, и еще одного битав 16-ом разряде, который находится в триггере 53 переноса первого блока 1 сложения. Комбинационная логика первого блока 1 сложения осуществляет сложение этих кодов, не пропуская перенос через ,15-й разряд. Полученная сумма в виде 1 32-х разрядного кода и одного бита возможного переноса поступает благодаря наличию обратных связей навход первого блока 1 сложения в качестве очереДного второго слагаемого (первое слагаемое 6 ), а также навторой блок 2 сложения, комбинационная логика которого осуществляетраспространение нераспространенногов первом блоке сложения переноса из15-го разряда,Таким образом, в первом блоке 1сложения благодаря наличию двух обратных связей с каждым тактом идетпроцесс накапливающего суммированиячисла Ь , причем процесс накопленияначинается с числа Б. Текущая суммапоявляется каждый такт на выходе пер"вого блока 1 сложения в виде 32-хразрядного кода и бита переноса иэ15-го разряда, Второй блок 2 сложения, распространяя этот перенос, сзадержкой на один такт относительновыхода первого блока 1 сложения выдает текущую сумму в виде 32-х разрядного кода на свой выход.На выходе второго узла 20 свертки по модулю три постоянно присутствует характеристика числа Ь - К (Ь)остаток при делении числа й на три,гдеа з Одс О т.е. отрицательные Ь представляются в команде и устройстве дополнительным кодом с единицей в знаковомразряде.На выходе первого узла 19 свертки по модулю три присутствует характеристика числа, находящегося нарегистре 6 - остаток при деленииэтого числа на три,Устройство после записи командына соответствующие регистры устройства работает следующим образом.Очередной синхроимпульс послесинхроимпульса записи команды в устройство увеличивает содержимое двухраэрядного счетчика 9 на "1" так,что его содержимое равно двум, навыходе второго элемента И 27 появляется логическая "1", в результатечего на входе разрешения счета двухразрядного счетчика 9 появляетсялогический "О, который запрещаетдальнейшее изменение содержимое этого счетчика. На входе разрешениясчета счетчика 8 появляется "1" свыхода первого элемента ЗИИЛИ 33, 5 128869 в результате чего следующий синхроимпульс переводит содержимое счетчика 8 из "0" в "1", После этого синхроимпульса на регистре б появляется код первого результата А 1, на выходе узла 19 свертки по модулю три появляется К (А) - остаток при делении Ана три, код на регистре б сравнивается с кодом Б на регистре 5, содержимое которого не меняется с 10 момента записи команды в устройство благодаря наличию логического "0" на выходе третьего элемента ИЛИ 24, который, в свою очередь, поддерживается нулевым значением выхода элемен та 34.Сравнение кодов на регистрах 6 и 5 осуществляется в узле 12 сравнения, Сигналом разрешения выхода сравнения служат нулевое значение выхода триг гера 16, единичное значение выхода второго элемента И 27 и единичное значение нулевого разряда выхода счетчика 8. В случае несовпадения хотя бы в одном из разрядов указанных 25 кодов, на выходе элемента И 30 появляется "1" (на выходе элемента И 29 остается "0"), которая проходит через первый 22 и второй 23 элементы ИЛИ на входы обнуления первого 30 блока 1 сложения, через четвертый элемент ИЛИ 25 - на вход обнуления двухраэрядного счетчика 9, через второйэлемент 2 ИИЛИ 32 - на вход разрешения счета трехразрядного счетчика 10 благодаря наличию логического "0" на выходе трехраз 1 ядного узла 13 сравнения, а также проходит на первый управляющий вход первого коммутатора 17, в результате чего на его выходе появляется код с второго его информационного входа, т,е. код Б с выхода регистра 5. С приходом очередного синхроимпульса в этом случае двухразрядный счетчик 9 обнуляется, следовательно, на выходе второго элемента И 27 появляется "0" в результате чего разрешается счет двухразрядного счетчика 9, запрещается счет счетчика 8, содержимое50 трехразрядного счетчика 10 переходит иэ "0" в "1", регистр 47 первого слагаемого и триггер 53 переноса первого блока 1 сложения обнуляются, а на регистр 48 второго слагаемого первого блока 1 сложения записывается код Б из регистра 5, на выходе элемента И 30 устанавливается нО, вследствие чего на выходе первого О бкоммутатора 17 подается инФормация с его первого входа, т,е. информация с выхода первого блока 1 сложения.Таким образом, происходит автоматический перезапуск команды. После прохождения двух синхроимпульсов после такого перезапуска на регистре б снова появляется код первого результата А, на выходе узла 19свертки по модулю три - К (А) (характеристика А), на выходе второго элемента И 27 появляется "1",т.е, устройство в том же состоянии, что и до перезапуск за исключением того, что содержимое трехразрядного счетчика 10 равно "1". В случае повторного обнаружения несовпадения кодов, на регистрах б и 5 производят повтор ный перезапуск команды, а содержимое трехразрядного счетчика 10 увеличивается еще на "1", В случае повтора ошибки К раз (где К - число на входе 45 устройства), на выходе 44 устройства появляется логическая "1" - сигнал устойчивой ошибки в устройстве. Если коды на регистрах 6 и 5 совпадают, то на выходе элемента И 29 появляется "1" (на выходе элемента. И 30 остается "0"), которая проходит на Б-вход триггера 16, на выход элемента ЗИИЛИ 34, а оттуда на управляющий вход регистра 7, через первую схему ЗИИЛИ 33 - на управляющий вход счетчика 8, через третий элемент ИЛИ 24 - на вход разрешения записи регистра 5, кроме того, "1" появляется на входе обнуления трехразрядного счетчика 10 бла годаря наличию "1" на выходе элемента И 27 и "0" на выходах элементов И 28 и 30.С приходом очередного синхроимпульса трехразрядный счетчик 10 обнуляется, триггер 16 переключает.ся в "1", к содержимому счетчика 8 импульсов прибавляется н 1 н, в регистре 5 имеется первый результат А, в регистре 6 - второй результат А, в регистре 7 - Г (А,), а на выходе узла 19 свертки по модулю три - Р (А ), Далее при отсутствии сигнала ошибки на выходе четвертого узла 14 сравнения с приходом следующего синхроимпульса к содержимому счетчика 8 импульсов прибавляется "1" в регистр 5 записывается второй результат А с выхода регистра 6, в регистр 7 - В,(А,) с выхода узла 19Кз (А) Кз (Кз (А. )+Кэ (Ь)+2 ЗнЬ),где К (А;) о статок при делениина три числа А находящегося на регистре 6;остаток при делении на три числа А; находящегося на регистре 5, который находится на регистре 7; - остаток при делениина три числаЬ,ЬОЬ=2 зз - 1 ь 1, д сОнаходящегося на первом регистре 3 устройства,- значение 3 1-го разряда выхода первогорегистра 3 устройства 4 - знак числа ь,К (А;,) Кэ (Ь) ЗнЬ свертки по модулю три, на выходе которого появляется теперь К (Аз), вто время как на выходе регистра б -Аз и так далее, Контроль выходногочисла А 2 з.Ы, находящегося нарегистре 6, осуществляется в соответствии с формулой88690 30 появляется логическая "1"; то процесс восстановления повторяется, и к 10 15 20 25 8первого коммутатора 17, а следовательно, и на втором входе первого блока 1 сложения оказывается код А3. с выхода регистра 5.Таким образом, начинается процесс восстановления. С приходом следующего синхроимпульса содержимое трех- разрядного счетчика 10 переходит из "0" в " 1", двухразрядный счетчик 9 обнуляется, на выходе второго 27 и третьего 28 элементов И и появляются логические 0, в первом блоке 1 сложения обнуляется триггер 53 переноса, а на регистр 48 второго слагаемого записывается код А.гКроме того, на выходе элемента ЗИИЛИ 34 оказывается логический О, который, пройдя на входы разрешения записи регистров 5 и 7, запоещает изменение содержимого этих регистров. После прохождения двух синхроимпульсов на регистре 6 и на выходе узла 19 свертки по модулю три снова оказываются соответственно А и К,(А, на выходе второго элемента И 27 появляется логическая "1", что свидетельствует об окончании процесса восстановления кода А. Если на выходе узла 14 сравнения вновьПроверка равенства по этой формуле осуществляется при помощи сумматора 21 по модулю три и узла 14 сравнения. Номер результата з. указывается на счетчике 8 импульсов, "1" на выходе 43 говорит о наличии корректного кода числа А; на регистре 6 и разрешает запись его в регистре 5, а также запись Кз(А) на регистр 7 с выхода узла 19 свертки по модулю три, Если при появлении на регистре б результата кода А 21И, узел 14 сравнения выдает на свой выход логическую "1". то она проходит на выход третьего элемента И 28, так как на выходе второго элемента И 27 и выходе триггера 16 присутствуют логические "1,", откуда через элемент 2 ИИЛИ 32 она проходит на вход разрешения счета трехразрядного счетчика 10, через четвертый элемент ИЛИ 25 - на вход обнуления двухразрядного счетчика 9, через второй элемент ИЛИ 23 - на ,вход обнуления триггера 53 первого блока 1 сложения, а также на третий управляющий вход первого коммутатора 17. В результате этого на выходе 35 40 45 50 55 содержимому трехразрядного счетчика10 прибавляется "1".При повторении К раз процесса восстановления (где К - число на входе 45 устройства) появляется логическая "1" на выходе 44 устройства - сигнал об устойчивой ошибке в устройстве. Если после 1-го восстановления, 1( 0 К, на выходе узла 14 сравнения логическая "1" не появляется, то. трехразрядный счетчик 10 со следующим синхроимпульсом обнуляется и работа устройства продолжается. При достижении содержимого счетчика 8 импульсов числа И, т.е. при получении последнего результата на регистре 6, на выходе узла 11 сравнения появляется логическая "1", которая при отсутствии сигнала ошибки на выходе узла 14 сравнения, т.е. при отсутствии ошибок в А, проходит на К-вход триггера 16, на вход обнуления счетчика 8, на Б-вход триггера 15 и через элемент ИЛИ 25 - на вход обнуления двухразрядного счетчика 9. На входе трехразрядного счетчика 10 также присутствует логическая "1.С приходом очередного синхроимпульса счетчики 8 - 10 импульсов и, триггер 16 обнуляются, а триггер 15 переходит в единичное состояние, что говорит о готовности устройства к приему очередной команды генерации чисел А =6+(-1)Ь, 1М по заданным Б,и Н. Информация на выходе 46 результата устройства, т,е, число А;, считается корректной, если на выходе 43 устройства - логическая н 1 пФормула изобретенияУстройство вычисления функции А=Б+(1-1)й, (1х й М) с исправлением ошибок, содержащее первый и второй блоки сложения, первый и второй регистры, первый счетчик, первый узел сравнения, первый триггер, причем первый блок сложения содержит регистр первого слагаемого, регистр второго слагаемого, триггер переноса, два сумматора, причем выходы младших и старших разрядов регистра первого слагаемого соединены с первыми входами первого и второго сумматоров соответственно, выходы младших и старших разрядов регистра второго слагаемого соединены с вторыми входами первого и второго сумматоров соответственно, третий вход второго сумматора соединен с выходом триггера переноса, второй блок сложения состоит из регистра суммы, триггера переноса и сумматора, причем выходы старших разрядов регистра суммы соединены с первым входом сумматора, второй вход которого соединен с выходом триггера переноса, информационный вход которого соединен с информационным входом триггера переноса первого блока сложения и выходом переноса первого сумматора первого блока сложения, информационные выходы первого и второго сумматоров которого соединены с входами регистра суммы второго блока сложения, выход результата сумматора и выходы младших разрядов регистра. суммы которого образуют группы выходов второго блока сложения, информационные входы регистра первого слагаемого первого блока сложения соединены с выходами первого регистра, вход которого является входом числа А устройства, информационный вход второго регистра является входом числа И устройст 5 10 15 20 25 30 35 40 45 50 55 ва, а выход соединен с первым входомпервого узла сравнения, второй входкоторого соединен с выходом первогосчетчика, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности работы, в устройство введеныдва коммутатора, третий, четвертыйи пятый регистры, два узла сверткипо модулю три, сумматор по модулютри, второй, третий и четвертый узлысравнения, второй и третий счетчики,второй триггер, четыре элемента ИЛИ,пять элементов И, два элемента2 ИИЛИ, четыре элемента ЗИИЛИ,причем первые информационные входыкоммутаторов объединены и являютсявходом числа Б устройства, второйинформационный вход первого коммутатора соединен с выходом третьего регистра и первым входом второго узласравнения, второй вход которогообъединен с входом первого узласвертки по модулю три, вторым информационным входом второго коммутатора и подключен к выходу четвертогорегистра, который является выходомрезультата устройства, вход признаканачала работы которого соединен спервым входом первого элемента И,выход которого соединен с входамиразрешениязаписи первого и второгорегистров, с первыми входами первого, второго и третьего элементовИЛИ, с входом установки в нОп первого триггера и с входом первого элемента И первого элемента 2 ИИЛИ,выход которого соединен с входомразрешения счета второго счетчика,выходы первого и второго разрядовкоторого соединены соответственно синверсным и прямым входами второгоэлемента И, выход которого соединенс первым входом третьего элемента И,с первыми входами первых элементовИ первого, второго, третьего и четвертого элементов ЗИИЛИ, с первым инверсным входом второго элемента И первого элемента 2 ИИЛИ ис первыми входами четвертого и пятого элементов И, вторые входы четвертого и пятого элементов И объединены и соединены с выходом младшегоразряда первого счетчика и вторыминверсным входом первого элемента Ипервого элемента ЗИИЛИ, выход которого соединен с входом разрешения счета первого счетчика, входобнуления которого соединен с выходомтретьего элемента ЗИИЛИ, с входом11 12 установки в "1" первого триггера, с входом установки в "0" второго триггера и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с вторым инверсным входом первого элемента И четвертого элемента ЗИИЛИ, с первым входом первого элемента И второго элемента 2 ИИЛИ, с выходом пятого элемента И, с вторыми входами первОго и второго элементов ИЛИ и с первым управляющим входом первого коммутатора, второй управляющий вход которого соединен с управляющим входом второго коммутатора, с вторым входом первого элемента И, с вторым инверс ным входом второго элемента И первого элемента 2 ИИЛИ, с выходом первого триггера и подключен к выходу признака занятости устройства, вход обнуления которого соединен с третьим инверсным входом первого элемента И, с входом второго элемента И третьего элемента ЗИИЛИ и с входом второго элемента И четвертого элемента ЗИИЛИ, выход которого соединен с входом обнуления третьего счетчика, вход разрешения счета которого соединен с выходом второго элемента 2 ИИЛИ, второй инверсный вход первого элемента И и первый инверсный вход второго элемента И которого соединены с выходом равенства третьего узла сравнения и подключены к выходу устойчивой ошибки устройства, вход задания начальных условий которого соединен с первым входом третьего узла сравнения, второй вход которого соединен с выходом третьего счетчика, второй вход третьего элемента И соединен с вторым инверсным входом первого элемента И второго элемента ЗИИЛИ, с вторым инверсным входом первого элемента И третьего элемента ЗИИЛИ и с выходом неравенства четвертого узла сравнения, первый вход которого соединен с выходом пятого регистра, информационный вход которого соединен с выходом первого узла свертки по модулю три и с входом первого слагаемого сумматора по модулю три, вход второго слагаемого которого соединен с выходом второго узла свертки по модулю три, вход которого соединен с выходом первого регистра, выход старшего разряда которого соединен с входом старшего разряда третьего слагаемого сум 88690 12 5 10 15 20 25 30 35 40 45 50 55 матора по модулю три, вход младшегоразряда третьего слагаемого которогоподключен к шине логического нуля,выход сумматора по модулю три соединен с вторым входом четвертого узласравнения, выход второго триггерасоединен с третьим входом третьегоэлемента И, с .третьим инверсным входом первого элемента И первого элемента ЗИИЛИ, с третьим входом первого элемента И второго элементаЗИИЛИ и с третьими инверсными входами четвертого и пятого элементов И,четвертый вход четвертого элементаИ соединен с выходом неравенствавторого узла сравнения, выход равенства которого соединен с четвертымвходом пятого элемента И, выход четвертого элемента И соединен с входомустановки в "1" второго триггера и свходом второго элемента И второгоэлемента ЗИИЛИ, выход которого соединен с входом второго элемента Ипервого элемента ЗИИЛИ, с вторымвходом третьего элемента ИЛИ, с входом разрешения записи пятого регистра и является выходом признака корректного кода, выход третьего элемента И соединен с третьим входомчетвертого элемента ИЛИ, с третьиминверсным входом первого элемента Ичетвертого элемента ЗИИЛИ, с вторым входом второго элемента И второго элемента 2 ИИЛИ, с третьим входомвторого элемента ИЛИ и с третьим управляющим входом первого коммутатора, третий информационный вход которого соединен с информационнымивыходами сумматоров первого блокасложения, вход обнуления регистрапервого слагаемого и вход обнулениятриггера переноса первого блока сложения соединены соответственно с выходом первого элемента ИЛИ и с выходом второго элемента ИЛИ, выход четвертого элемента ИЛИ соединен с входом обнуления второго счетчика, выход равенства первого узла сравнениясоединен с третьим входом первогоэлемента И третьего элемента ЭИИЛИвыходы второго коммутатора и выходывторого блока сложения соединены соответственно с информационными входами третьего и четвертого регистров,выход первого коммутатора соединенс входом регистра второго слагаемогопервого блока сложения, выход третьего элемента ИЛИ соединен с входомразрешения записи третьего регистра.1288690 ваныкинКорректор В. Бутяг Редакто олова Тираж Го дарственного комитетаизобретений и открытийа, Ж, Раушская наб. л с 1 роизводственно-полиграфическое предприяти Проектна жгород,Заказ 7809/4ВНИИА по д 113035, оставитель ехред В,Ка ПодписноеСР