Устройство для сложения 2 чисел

(504 О 06 ТЕТ СССРИ ОТНРЫТИЙ Е ИЗОБРЕТЕНИЯСВИДЕТЕЛЬСТВУ но при выполнении вания чисел и опре ного или минимальн сива чисел, Цель и ширение функционал устройства за счет эона представления В устройство, сод 1 суммирования, вв коммутации 3, ка динен магистралью собой и с соответс суммирования, каждь блоков суммировани дом "Занятость" и равенства" предыду рования. 4 ил. В в Трутц тельство СССР Р 7/50, 1984. льство СССР Р 7/50, 1984. ИЯ 2 ш(54) УСТРОЙСТВО ДЛЯ СЛОЖЕЧИСЕЛ(57) Изобретение относитслительной технике, а именлительным системам параллботки данных, может быть й из последующисоединен с вхоходом "Признакщего блока сумми к вычисо к вычисльной обраиспользоваОХ) /Х) ГОСУДАРСТВЕННЫЙ К ПО ДЕЛАМ ИЗОБРЕТЕН ОПИСАН Н АВТОРСКОМ(56) Авторское свидУ 1183959, кл. 6 06Авторское свидетВ 1182512, кл, С 06 операции суммиро" деления максималього числа иэ масзобретения - расьных возможностейувеличения диапасуммирующих чисел ержащее 2 ш блоков едены 2 ш блоков ждый из которых соеданных 4 между твующим блокомИзобретение относится к вычислительной технике, в частности к вычислительным системам параллельнойобработки данных, и предназначенодля параллельного выполнения опера"ций суммирования чисел и определениямаксимального или минимального чис"ла иэ массива чисел.Цель изобретения " расширениефункциональных возможностей путемувеличения диапазона представлениясуммируемых чисел.На фиг, 1 представлена функциональная схема устройства для сложе-ния 2 ш чисел; на фиг. 2 - функциональная схема блока суммирования;на фиг3 - функциональная схема блока коммутации; на фиг. 4 - функциональная схема блока управления блокасуммирования,Устройство сложения 2 ш чисел со"держит 2 ш блоков 1 суммирования, соединенных управляющими шинами 2, 2 шблоков 3 коммутации, каждый из которых соединен информационным входом 4между собой и с соответствующим блоком 1 суммирования, каждый из последующих блоков 1 суммирования соединен с предыдущим входом 5 "Занятость"и входом 6 "Признак равенства", каждый блок 1 суммирования выходом 7 соединен с входом управления соответствующего блока коммутации.Блок суммирования 1 содержит регистр 8 хранения исходного числа,блок элементов И 9, регистр 10 команд, дешифратор 11 команд, генератор 12, распределитель 13 импульсов, регистр 14 адреса, схему 15сравнения, схему 16 поразрядногосравнения, сумматор 17, блок 18 управления, схему 19 сравнения порядков, сумматор 20 порядков, группа выходов 21 блока управления которогосоединена с первыми группами входовблока элементов И 9, схемы 19 сравнения порядков, регистра 8, сумматора 17, схемы 16 поразрядного сравнения, регистра 14 адреса и группойвыходов блока 18 управления, группувыходов 22 распределителя импульсов,выход 23 распределителя импульсов,выход 24 схемы сравнения 15, первыйвыход 25 блока управления, группувыходов 26 регистра адреса, первыйуправляющий вход 27 блока управления, выход 28 регистра команд, выход 29 дешифратора команд, выход 30 признака совпадения адреса схемы поразрядного сравнения, шестой управ"ляющий вход 31 блока управления, выход 32 генератора импульсов, выход5 33 сумматора порядков и третью груп-пу. входов 34 сумматора,Блок 3 коммутации содержит и коммутаторов (где и - разрядность магистрали данных), каждая из которыхф содержит первый 35 и второй 36 триг.геры, первый Э 7 и второй 38 магистральные элементы, первый 39, второй40, третий 41, четвертый 42 и пятый1543 элементы И; первый 44, второй 45и третий 46 элементы ИЛИ-НЕ, первый47 и второй 48 элементы ИЛИ и элементы НЕ 49 и 50.Блок управления содержит первый/20 .51 -двадцать четвертый 74 элементы И,первый 75, второй 76 и третий 77элементы ИЛИ, первый 78, второй 79,третий 80, четвертый 81 и пятый 82триггеры,Устройство работает следующим об"разом.Процедура параллельного суммирования сводится к выполнению следующих команд: "Присвоение адреса","Сложить",Перед началом работы каждому бло"ку суммирования присваивается адрес,Адреса присваиваются последовательнослева направо, Затем выполняется запись информации по адресу. После того, как информация записана, во всеблоки поступает команда "Установка40блока коммутации", по которой магистраль 4 разрывается таким образом,что обмен информацией может выполняться только по парам, По команде)Затем повторяется выполнение команд"Установка ШУП", "Выравнять порядки" и "Сложить" только в четных блоках, до тех пор пока не сложатся двапоследних числаВыполнение команды "Присвоениеадреса",По второму разряду управляющихшин поступает сигнал (" Команда выдана"), разрешающий работу распредели 1307456 4телю 13 импульсов, который генерирует последовательность импульсов, Первый импульс разрешает прием командына.регистр 1 О команд, затем выполняется дешифрация команды. Если этокоманда "Присвоение адреса", то приналичии признака "Свободен" (регистр14 адреса находится в состоянии "О")и при отсутствии признака "Занятслева" по третьему импульсу с распре-Юделителя 13 импульсов срабатываютэлементы И 53 и 54 блока 18 управления, вырабатывая импульс приема адреса на регистр 14 адреса,При наличии четвертого импульса 5возбуждаются тринадцатый элементИ 63 и первый элемент ИЛИ 75, формируя сигнал по управляющей шине "Команда выполнена", одновременно черезпервый элемент И 51 устанавливается 20триггер 78 в "1", формируя сигналзанятости,Выполнение команды Запись информации",Прием и дешифрация команды осуществляется аналогично вышеоппсаннному, Команда, подаваемая на устройство, состоит из адресной части ц)и управляющей частиЬ), Адреснаячасть поступает на схему 15 сравнения, а управляющая часть - на регистр 10 команд. Адресная часть команды сравнивается с адресом устройства и в случае совпадения формируется сигнал Свой адрес". 35После дешифрации команды "Записьинформации при наличии сигнала"Свой адрес" по импульсу "Информациявыдана" (1-й разряд управляющих шин2) и четвертому импульсу с распределителя 13 импульсов срабатываетдвадцать второй элемент И 72, формируя через второй элемент ИЛИ,76сигнал "Запись в сумматор, по ко торому выполняется запись переданной 45информации в сумматор, Сигнал "Свойадрес" схема 15 сравнения формируетв случае передачи нулевого адреса,по которому записывается одна и таже информация во все блокиобработки данных, или своего адреса,По пятому импульсу срабатывает пятый элемент И 55, формируя сигнал "Информация принята", одновременно через первый элемент ИЛИ 75 формируется сигнал "Команда выполнена" (второй выход управляющих шин). Процедура сложения ш чисел сводится к ш попарно групповому сложению сначала всех чисел, а на последующих этапах к попарно групповомусложению результатов полученных напредыдущем этапеКаждая операция попарно группового сложения заключается в выполнении следующих команд, поступающихиз контроллера: "Установить блок коммутации", "Выравнять порядки", "Сложить",Выполнение команды "Установитьблок коммутации",Прием и дешифрация команды осуществляется аналогично вышеописанному,По третьему импульсу с распределителя 13 импульсов в счетчик частичного суммирования схемы 16 поразряд"ного сравнения добавляется 1 и выпол"няется анализ счетчика. Если содержимое счетчика поразрядного суммирования равно 1, то выполняется сравнекие младших разрядов адреса с кодом ХХХХХ (где Х - безразличное состояние старших разрядов). В тех блоках, в которых младший разряд адреса равен 1, вырабатывается сигнал "Признак совпадения адреса", разрешающий по четвертому импульсу с распределителя 13 импульсов через пятнадцатый 65 и двадцать третий 73 элементы И установку в единичное состояние пятого триггера 82, по которому в блоке коммутации происходит разрыв магистрали 4. В тех блоках, в которых младший разряд адреса равен О, по пятому импульсу с распределителя 13 импульсов срабатываетдевятнадцатый элемент И 69, устанавливающий четвертый триггер 81,давая разрешение на блок элементовИ 9.По шестому импульсу с распределителя импульсов 13 во всех блоках обработки данных возбуждается семнадцатый элемент И 67, устанавливающийв "1" третий триггер 80, вырабатывая разрешение на определение максимального порядка,В каждой паре устройства в блокеэлементов И 9 происходит определениемаксимального порядка. Сначала анализируется знак порядка,Блок элементов И 9, на которыйпоступает пара чисел с отрицательным и положительным порядками, анализирует знак мантиссы. Если одно5 10 15 20 25 30 35 40 двадцать первый элемент И 7, формируя через первый элемент ИЛИ 75 сиг 45 50 55 5 130число положительное, другое - отрицательное, то на магистрали остается положительное число. Если обачисла положительные, то на магистрали остается число с положительнымпорядком, Если оба числа положитель"ные и оба порядка положительные, товыполняется поразрядное сравнениечисел. Сравниваются старшие разрядыдвух чисел: если они равны, то выпол"няется сравнение следующих разрядов,если они не равны, то блок, у которого в старшем разряде "О", блокирует последующее поразрядное сравнениеи выдачу на магистраль 4 числа, намагистрали остается максимальный порядок. Если оба числа отрицательны,то на магистрали остается число сменьшим порядком,После определения максимальногопорядка по восьмому импульсу с распределителя импульсов 13 возбуждается двадцать пятый элемент И 83 в бло"ке 18 управления, вырабатывая сигнал (шестой разряд группы выходов),по которому выполняется запись максимального порядка в регистре максимального порядка 8,Девятый импульс с распределителяимпульсов 13, проходя через одиннадцатый элемент И 61 и первый элементИЛИ 75, формирует сигнал "Команда выполнена",Затем на устройство поступает команда "Выравнять порядки".По третьему импульсу с распределителя 13 импульсов возбуждаетсядвадцать шестой элемент И 84, формируя разрешение на схему сравненияпорядков, Если свой порядок не равенпорядку на магистрали, то вычитаетсяиэ максимального порядка второй порядок, для чего по четвертому импульсувозбуждается шестнадцатый элементИ 66, выполняя инверсию сумматора,по пятому импульсу возбуждаетсядвадцатый элемент И 70, прибавляяединицу в сумматор, но шестому импульсу возбуждается восемнадцатыйэлемент И 68, по которому выполняется суммирование порядков.После вычитания порядков происходит анализ содержимого сумматора,Если содержимое сумматора равно нулю, то возбуждается двадцать четвертый элемент И 74, устанавливающийчерез третий элемент ИЛИ 77 второйтриггер 79 в "1", формируя сигналпризнака равенства, По девятому им 7456 6 пульсу срабатывает двенадцатый элемент И 62, формируя через первыйэлемент ИЛИ 75 сигнал "Команда выполнена".Если содержимое сумматора не равно нулю, то анализируется старшийразряд порядка, и если он равен "1",то устанавливается в "О" содержимоемантиссы. Если старший разряд не ра"вен "1", то по восьмому импульсу выполняется сдвиг мантиссы на столькоразрядов, сколько единиц осталось насумматоре, а затем формируется сигнал"Команда выполнена" аналогично описанному,Выполнение команды "Сложить",Те устройства обработки данных,у которых четвертый триггер 81 находится в единичном состоянии, выдают содержимое сумматора (мантиссу)на магистраль, В этом случае возбуждаются седьмой элемент И 57, восьмой элемент И 58 и десятый элементИ 60, формируя разрешение на выдачу информации с сумматора, Те устройства, у которых четвертый триггер 81находится в нулевом состоянии, выполняют прием мантиссы с магистрали,формируя на восьмом и девятом элементах И 58 и 59 разряд группы выходов (сложить), по которому выполняется суммирование мантисс,Если есть импульс переполнения,то порядок увеличивается на единицу,а мантисса сдвигается вправо, а затем в счетчик частичного суммирования добавляется 1,По восьмому импульсу с распределителя 13 импульсов возбуждается нал "Команда выполнена", Этим заканчивается первая операция попарно группового сложения, в результате которой получаются промежуточные результаты, которые суммируются в последующих операциях попарно группового сложения, При выпол-. нении этих операций устройство работает также, как описано выше. Отличие заключается в том, что для каждой последующей операции попарно группового сложения "1 в адресной части команды смещается на один разряд влево,ЭФфективность парарелльной обработки информации в большой степени зависит от набора операций, которые могут быть выполнены в системе обра9 1 3074 группой входов сумматора, выход генератора соединен с вторым входом распределителя импульсов, управляющий вход коммутатора блока коммутации соединен с первыми входами первого и второго элементов ИЛИ"НЕ и ин 5 версными входами первого, второго и третьего элементов И коммутатора, выход которого соединен с первым входом первого триггера, выход которого соединен с первым входом третьего элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с первым входом четвертого элемента И коммутатора и инверсным входом первого элемента ИЛИ, выход которого соединен с первым входом первого магистрального элемента, выход которого соединен с входом первого разряда информационного входа уетройства, первый разряд выхода результата устройства соединен с выходом второго магистрального элемента, первый вход которого соединен с выходом второго элемента ИЛИ комму татора, первый вход которого соединен с первыми входами третьего и пятого элементов И коммутатора и выходом первого элемента НЕ, вход которого соединен с первым входом вто- ЗО рого элемента И коммутатора и вторым входом первого магистрального элемента, третий вход которого соединен с выходом четвертого элемента И коммутатора, второй вход которого соединен с входом первого элемента ИЛИ коммутатора, с первым входом первого элемента И коммутатора и выходом второго элемента НЕ, вход которого соединен с вторым входом второго элемен та И коммутатора и вторым входом второго магистрального элемента, третий вход которого соединен с выходом пятого элемента И коммутатора, второй вход которого соединен с инверсным 45 входом второго элемента ИЛИ коммутатора и выходом второго элемента ИЛИНЕ, второй вход которого соединен с третьим входом первого элемента ИЛИ-НЕ и выходом третьего элемента ИПИ-НЕ, второй вход которого соединен с третьим входом второго элемента ИЛИ-НЕ и выходом первого триггера коммутатора, инверсный выход которого соединен с вторым входом третьего элемента И коммутатора,.причем инверсный выход второго триггера коммутатора соединен с вторым входом первого элемента И, выход которого 56 10соединен с первым входом первоготриггера коммутатора, второй входкоторого соединен с вторым входомвторого триггера коммутатора и выходом второго элемента И коммутатора,причем второй выход блока управлениясоединен с выходом первого триггераблока управления, первый вход которого соединен с выходом первого элемента И блока управления, инверсныйвход которого соединен с выходомвторого элемента И блока управления,вторым входом первого триггера блокауправления, с первым входом третьего элемента И блока управления, выход которого соединен с первым входом четвертого элемента И блока управления, выход которого соединен спервым выходом блока управления, третий выход которого соединен с выходом пятого элемента И блока управления и первым входом первого элемента ИЛИ блока управления, выход которого соединен с первым выходомблока управления, выход первого разряда группы блока управления соединенс выходом второго триггера блока управления, первыми входами шестого иседьмого элементов И, выход которогосоединен с первым входом восьмогоэлемента И, выход которого соединенс первыми входами девятого и десятогоэлементов И, выход которого соединенс выходом второго разряда группыблока управления, второй вход первогоэлемента ИЛИ блока управления соединен с выходом одиннадцатого элемен"та И, первый вход которОго соединенс первым входом двенадцатого элемен"та И с входом девятого разряда первой группы блока управления, входтретьего разряда первой группы блока управления соединен с вторым входом четвертого элемента И блока управления, вход четвертого разрядапервой группы соединен с вторым входом и первого и первыми входами тринадцатого, четырнадцатого, пятнадцатого и шестнадцатого элементов И,выход которого соединен с выходомтретьего разряда группы блока управления, выход четвертого разряда группы блока управления соединен с выходом третьего триггера, первый входкоторого соединен с выходом семнадцатого элемента И, первый вход которого соединен с первым входом восемнадцатого элемента И и входом шес" .того разряда первой группы блока уп74568 5 10 15 20 25 ЗО 35 40 45 50 55 7 180ботки параллельно над всеми операндами (числами), хранящимися с памяти, Если наряду с возможностью паралллельного ассоциативного поиска,упорядочения и определения значенийнекоторые части встречающихся операций, например сложение, выполняютсяпоследовательно, эквивалентное быстродействие системы снижается, Дляполучения суммы 2 щ операндов в этомслучае необходимо выполнять 2 щ - 1команд сложения, Предлагаемая система позволяет выполнить суммирование2 щ операндов за 1 одщ+1 сложений,причем с увеличением щ выигрыш вовремени возрастает,Формула изобретения Устройство для сложения 2 щ чисел, содержащее 2 щ блоков суммирования (где 2 щ - количество слагаемых), каждый блок суммирования содержит сумматор порядков и блок элементов И, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет увеличения диапазона представления суммируемых чисел, оно содержит 2 щ блоков коммутации, каждый из которых содержит и коммутаторов (где и - разрядность операндов), каждый коммутатор блока коммутации содержит два триггера, пять элементов И, два элемента ИЛИ-НЕ, два элемента ИЛИ, дна элемента НЕ и два магистральных элемента, в каждый блок суммирования введены генератор импульсов, распределитель импульсов, регистр команд, дешифратор команд, регистр адреса, схема сравнения, схема поразрядного сравнения, сумматор, регистр исходного числа, схема сравнения порядков и блок управления, содержащий двадцать шесть элементов И, три элемента ИЛИ пять триггеров, причем выходы признака равенства блоков суммирования соединены соответственно с управляющими входами блоков коммутации, первая группа сумматора порядков соединена с первыми группами входов блока элементов И схемы сравнения порядков, регистра исходного числа, сумматора, схемы поразрядного сравнения, регистра адреса и с группой выходов блока управления, первая группа входов которого соединена с первой группои входов регистра команд и группой выходов распределителя импульсов, выход которого подключен к первому входу схемы поразрядного сравнения, выход схемы сравнения соединен с пер" вым управляющим входом блока управления, второй управляющий вход которого соединен с входом "Информация выдана" устройства, вход "Занятость слева устройства соединен с третьим входом управления блока управления, первый выход которого соединен с входом разрешения управления регистра адреса группа выходов которого соединена с второй группой входов схемы поразрядного сравнения, первой группой входов схемы сравнения и второй группой входов блока управления, первый выход которого является выходомИнформация принята устройства вы ход "Занятость" которого соединен с вторым выходом блока управления, третий выход которого является выходом "Команда выполненаустройства, все разряды информационного входа устройства, кроме первого, соединены с вторыми группами входов сумматора порядков, регистра команд, регистра исходного числа, блоков элементов И, схемы сравнения, схемы сравчения порядков регистра адреса, первым входом-выходом сумматора, третьей группой входов схемы поразрядного сравнения, вход "Команда выдана" устройства соединен с первым входом распределителя импульсов и входом управления регистра команд группа выходов которого соединена с группой входов дешифратора команд, группа выходов которого соединена с третьей группой входов схемы сравнения, четвертой группой входов схемы поразрядного сравнения и третьей группой входов блока управления, четвертый управляющий вход которого соединен с выходом схемы поразрядного сравнения, входПризнак равенства слева устройства соединен с пятым управляющим входом олока управления и первым управляющим входом схемы сравнения порядков, первый выход которой соединен с шестым управляющим входом блока управления, выход Признак равенстваустройства является вторым выходом схемы сравнения порядков, причем группа выходов регистра исходного числа. соединена с третьей группой входов схемы сравнения порядков, третьей группой входов блока элементов И и сумматора порядков, группа выходов которого соединена с третьей11 13074 равления, вход пятого разряда первой группы соединен с первыми входами пятого, девятнадцатого и двадцатого элементов И и вторыми входами шестого и восьмого элементов И блока управления, третий вход которого соединен с первым входом двадцать первого элемента И и входом первого разряда группы тре" тьей группы блока управления, вход второго разряда третьей группы соединен с вторыми входами третьего и тринадцатого элементов И блока управления, выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен с выходом шестого элемента И, третий вход которого соединен с вторым входом седьмого элемента И и с пятым управляющим входом блока управления, третий управляющий вход блока управления соединен с третьим входом третьего элемента И блока управления, входы второй группы блока управления соединены соответственно с входами второго элемента И блока управления, четвертый управляющий вход блока управления соединен с вторым входом девятнадцатого элемента И и первым входом двадцать третьего элемента И, выход двадцать второго элемента И соединен с первым входом второго элемента ИЛИ блока управления, выход которого соединен с выходом пятого разряда группы выходов блока, выход пятнадцатого элемента И соединен с вторым входом двадцать третьего элемента И и первым входом второго триггера блока управления, инверсный выход которого соединен с первым входом двадцать четвертого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ блока управления, выход которого соединен с вторым входом второго триггера блока управления, второй 45 вход блока соединен с первым входом двадцать второго элемента И и вторыми входами четырнадцатого, шестнад" цатого, восемнадцатого, двадцать четвертого и двадцатого элементов И, выход которого соединен с выходом седьмого разряда группы блока управления, выход восьмого разряда группы соединен с выходом восемнадцатого элемента И, третий вход которого соединен с третьими входами двадцатого, четырнадцатого, шестнадцатого элементов И, вторым входом двенадцатого элемента И и входом тре 56 12тьего разряда третьей группы входов блока, вход четвертого разряда третьей группы соединен с вторыми входами одиннадцатого, пятнадцатого и семнадцатого элементов И и инверсным входом третьего триггера, вход пятого разряда третьей группы блока соединен с вторыми входами двадцать второго и пятого элементов И, третий вход которого соединен с третьим входомдвадцать второго элемента И и вторым управляющим входом блока управления, вход седьмого разряда первой группы соединен с вторым входом двадцать четвертого элемента И, вход восьмого разряда первой группы соединен с вторым входом двадцать первого элемента И, выход которого соединен с пятым входом первого элемента ИЛИ блока управления и первым входом четвертого триггера, инверсный выход которого соединен с вторым входом девятого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ блока управления и выходом девятого разряда группы блока управления, выход десятого разряда группы соединен с вторым входом десятого элемента И и прямым выходом четвертого триггера, второй вход которого соединен с выходом девятнадцатого элемента И, шестой вход первого элемента ИЛИ блока управления соединен с выходом двенадцатого элемента И, выход четырнадцатого элемента И соединен с вторым входом третьего элемента ИЛИ, второй вход двадцать третьего элемента И соединен с выходом пятнадцатого и девятнадцатого элементов И, выход двадцать третьего элемента И соединен с первым входом пятого триггера, выход которого соединен с выходом признака равенства блока суммирования, а второй вход пятого триггера соединен с выходом одиннадцатого элемента И, первый вход двадцать пятогоч элемента И соединен с вторым входом двадцать первого элемента И, второй вход двадцать пятого элемента И соединен с вторым входом пятнадцатого элемента И, выход двадцать пятого элемента И соединен с выходом шестого разряда группы, первый вход двадцать шестого элемента И соединен с третьим входом четырнадцатого элемента И, второй вход двад - цать шестого элемента И соединен с вторым входом четверто го элемента И выход двадцатьблока управления, шестого элемента 130745 б14 И соединен с выходом одиннадцатого разряда группы.3 30745 б ор А, Ильин Редактор ор олинска 4/49НИКЛИ Г сно и ак арственного к изобретений и3-35, Раушс По деЛ3 1 3035, Мос Пр г. Ужгород дприят кое эводственно-п олигра