Узел формирования переноса в сумматоре

(54) УЗЕЛ ФОР ИЯ ПЕРЕНОС Я. ПетричкоС, Н, Косоу 42573,во СССР 50, 1984, ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относится к областиавтоматики и вычислительной техники,Цель изобретения - упрощение узлаформирования переноса в сумматоре.Узел содержит шесть МДП-транзисторов р-типа, шесть МДП-транзисторови-типа и два инвертора. Узел формирования переноса в сумматоре работает в режиме формирования собственного переноса и в режиме формированиясквозного переноса, 1 ил., 1 табл.изобретение относится к выччслительной технике и электронике и может быть использовано при построенииарифметико-логических устройств обработки цифровой информации, в частности при построении многоразрядныхсумматоров в качестве элемента цепиускоренного переноса,Цель изобретения - упрощение узлаФормирования переноса в сумматоре,На чертеже представлена схема узла Формирования переноса в сумматоре,Узел формирования переноса в сумматоре содержит первый 1, второй 2,третий 3, четвертый 4, пятый 5 и шестой 6 МДП-транзисторы и-типа первый7, второй 8, третий 9, четвертый 1 О,пятый 11 и шестой 12 МДП-транзисторыр-типа, элементы НЕ 13 и 14, выход 15переноса, шину 16 питания, шину 17нулевого потенциала, входы 18 и 19соответствующих разрядов первого ивторого операндов и вход 20 переноса,Узел Формирования переноса в сумматоре работает в режиме формирования собственного переноса и в режимеформирования сквозного переноса, Соответствующий режим работы определяется комбинацией сигналов на входах18 и 19 слагаемьх, При комбинации"11" схема находится в режиме формирования собственного переноса; навыходе 15 формируется сигнал, инверсный по отношению к сигналам слагаемых, При равенстве нулю сигналовслагаемых а=О, Ь=О закрытые МДП-транзисторы и-типа 1, 2 и 6 не препятствуют формированию на входах первого13 и второго 14 элементов НЕ логи 40ческих единиц через открытые транзисторы 12, 11, 8 и 7, В этом случае навыходе схемы 15 формируется уровеньлогической единицы через открытый по45затвору логическим нулем с выходапервого элемента НЕ 13 транзистор 10,Дополнительная цепь формирования логической единицы на выходе 15 образована одним из открытых транзисторов 9 (р,=О) или 3 (р,=1).Учитывая дуальность схемы по отношению к входным сигналам, характерфункционирования узла Формированияпереноса в случае равенства единицесигналов слагаемых а=1, Ь=1 аналоги 55чен рассмотренному, т,е, на выходе15 Формируется уровень логическогонуля. При противоположных значениях сигналов слагаемых а=Ь узел находитсяв режиме формирования сквозного переноса, При комбинации сигналов навходах 18 и 19 соответственно "0"и "1" закрытые транзисторы 6 и 11не препятствуют транзисторам 7 и 11соответственно Формировать на ихстоках логические уровни соответственно "1" и "0", При этом первый 13и второй 14 элементы НЕ формируютуровни соответственно 1 и 0, запирающие транзисторы 1 О и 4, Транзисторы 9 (если р, =0) или 3 (еслир, =1) Формируют на выходе 15 сигнал,инверсный сигналу, установленному навходе 20 переноса,Работа узла формирования переносав сумматоре иллюстрируется таблицейсостояний транзисторов и соответствующим этим состояниям логическимзначениям выхода 15 переносаТаким образом, узел Формированияпереноса в сумматоре реализует булеву функциюр=аЬ+ар +Ьргде а, Ь, р, - сигналы на входах 18,19 и 20 соответственно.Ф о р м у л а изобретенияУзел формирования переноса в сумматоре, содержащий в каждом разряде первый, второй, третий и четвертый МДП-транзисторы р-типа, первый, второй, третий, четвертый МДП-транзисторы п-типа, первый элемент НЕ, причем истоки первого и второго МДП- транзисторов р-типа соединены с шиной питания узла, истоки первого и второго МДП-транзисторов п-типа соединены с шиной нулевого потенциала узла, затворы первого МДП-транзистора р-типа и первого МДП-транзистора и-типа соединены с входом соответствующего разряда первого операнда узла, стоки первого МДП-транзистора р-типа и первого МДП-транзистора и-типа соединены соответственно с истоками, третьего МДП-транзистора-.". р-типа и третьего МДП-транзистора п-типа, стоки третьего и четвертого МДП-транзисторов р-типа и стоки третьего и четвертого МДП-транзисторов и-типа соединены с выходом переноса в следующий разряд узла формирования переноса, о т л и ч а ю ш и й с я1287147 тем, что, с целью упрощения, в каждый его разряд введены пятый и шестой МДП-транзисторы р-типа, пятый ишестой МДП-транзисторы п-типа, второй элемент НЕ, причем затворы третьих МДП-транзисторов р-типа и п-типа соединены с входом переноса изпредыдущего разряда узла, сток первого МДП-транзистора р-типа соединенсо стоком второго МДП-транзистора 10р-типа, истоком пятого МДП-транзистора и-типа и входом первого элемента НЕ, выход которого соединен с затвором четвертого МДП-транзисторап-типа, сток первого МДП-транзистора 15и-типа соединен со стоком второгоМДП-транзистора п-типа, истоком пятого МДП-транзистора р-типа и входомвторого элемента НЕ, выход которого а Ь р Открытые транзис- Закрытые транзис- Выход оторы торы 2,1,6,4,5,3 2,1,6,4,5,9 11,16,10,8,3,4 с 11,16,10,8,9,4 7,12,2,5,10,3,47,12,2,5,10,9,47,12,11,8,10,37,12,11,8,10,9 0 0 1,6,2,5,9,4 1,6,2,5,3,4 0 0 О 0 0 1 0 1 0 0 1 1 1 . 0 0 1 0 1 1 1 0 1 1 1 8,7,12,11,10,9 8,7,12,11,10,3 5,7,12,2,9 5,7,12,2,3 1,6,8,11,9 1,6,8,11,3 соединен с затвором четвертого МДПтранзистора р-типа, исток которогосоединен со стоками пятого и шестогоМДП-транзисторов р-типа, исток четвертого МЦП-транзистора и-типа соединен со стоками пятого и шестогоМДП-транзисторов п-типа, затворь 1 второго и пятого МДП-транзисторов р-типа соединены с затворами второго ипятого МДП-транзисторов и-типа и свходом соответствующего разряда второго операнда узла, затворы шестыхМДП-транзисторов и-типа и р-типасоединены с входом соответствующегоразряда первого операнда узла, истоки шестых МДП-транзисторов р-типа ии-типа соединены соответственно сшинами питания и нулевого потенциалаузла,Лежня рректор М, По едакто з 7718/50ВИП 1 П 4го комитета СССР За исное Тираж б И Государственн делам иэобрете москва, Ж, Р