Патенты с меткой «операндов»

Номер патента: 338902

Опубликовано: 01.01.1972

Авторы: Востоков, Жижина, Ьмейтно

МПК: G06G 7/48

Метки: вычислительной, модификации, операндов, цифровой

...цепи суммирования при образовании исполнительного адреса и при изменении индекса.Это позволяет устранить недостатки прототипа.Предложенное устройство изображено на чертеже.Оно содержит п триггерных разрядов индексного регистра 1, соединенных через ключи И 2 с регистром арифметического устройства (АУ) 8. Выходы триггеров регистра 1 через ключи 4 переключения адресной информации, выполненные на логических,схемах исключительно ИЛИ, податны на входы младших разрядов регистра дешифратора адреса операнда б, остальные,входы которого соединены непосредственно с не подлежащими модификации разрядами б регистра адреса операнда. На входы ключей 4 подключены также разряды 7 регистра адреса операнда, значения которых поступают на вход...

Номер патента: 506856

Опубликовано: 15.03.1976

Автор: Никоноров

МПК: G06F 9/20

Метки: операндов, поиска

...очередной команды изпамяти команд в центральное устройстево управления (ЦУУ) коды полей относительногоадреса команды, признака текущего использования операнда и признака завершения использования операнда заносятся соответственно в регистр 1 и в триггеры 2 и 3. ЦУУвыбирает в блоке свободный канал поиокаоперанда, закрепляет его за текущей командой и устанавливает адресное соответствиемежду К-ым каналом и историиком опер анда.Код относительного адреса команды интерпретируется устройством как адрес источника операнда, используемого в текущейкоманде,Одно из состояний триггера 2, напримернулевое, ииформирует устройство о том, чтооперанд, адрес которого указаи в регистре 1,вспользуется впервые. При последующем использовании этого операнда...

Номер патента: 523410

Опубликовано: 30.07.1976

Автор: Никоноров

МПК: G06F 9/06

Метки: операндов, поиска

...со входа 10 устройства черезэлемент И 8 на счетчик 3. Счетные импульсыпоступают на элемент И 8 с частотой выборкикоманд из памяти команд в центральное устройство управления и в интервалах времени отмомента формирования адреса очередной команды до начала выполнения этой команды.Наращивание числа в счетчике 3 может происходить теми же сигналами, что и наращивание числа в счетчике команд машины.Схема 4 сравнения сравнивает содержимоесчетчика 3 с кодом из регистра 1 адреса, Сигнал на выходе схемы 4 сравнения являетсяпризнаком обнаружения операнда и-ым узлом 40подготовки адреса.Схема 4 сравнения не вырабатывает сигналов сравнения нулевых кодов, т. е. наличиевсех нулей в поле с относительного адреса -ойкоманды является признаком того, что...

Номер патента: 552600

Опубликовано: 30.03.1977

Авторы: Асатиани, Игнатущенко, Панцхава, Чачанидзе

МПК: G06F 1/00

Метки: однородных, операндов, синхронизации, структурах

...имеет информационные входы 29, 30, управляющие входы 31 ячеек 2 регистра, управляющие входы 32 ячеек 28 регистра, информационные связи 33 между разрядами ячеек 27, информационные связи 34 между разрядами ячеек 28. Цепь единичный выход триггера 18 (19) - задержка на один такт 9(10) реализована в ОС при помощи цепи нулевой выход триггера - задержка на один такт с инвертированием 35 (36); схемы И 11 - 15 - при помощи ячеек 37 - 41, а триггеры 16 - 19 - соответственно парами ячеек 42, 43, 44 и 45, настроенных на реализацию функции И - НЕ. Цепь единичный выход триггера 17 - нулевой вход триггера 18 реализована при помощи цепи нулевой выход ячейки 43 - схема НЕ 46 - нулевой вход ячейки 44; цепь единич 5 10 15 20 25 30 35 40 45 50 55 бО б 5...

Номер патента: 1056207

Опубликовано: 23.11.1983

Автор: Матюшонок

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...например 1024, 512 или 256 точек. Затем ло входу 12 устанавливается режим работы блока адресации путем подачи единичного потенциала на однуиз линий 12-1-2-3. При влкючении режима БПФ подан потенциал на линию2-1, При этом входные синхроимпульсы поступают на входную шину 11 узлауправления выдачей адресов 9, пройдя через делитель на триггерах 14 и 15 с частотой в 4 раза меньшей входной. Синхроимпульсы ( фиг.2 а, б, фиг.3) поступают на входную логику 2 счетчика 1,который изменяет свое состояние с каждым входным синхроимпульсом, причемодин из разрядов счетчика 1 блокируется с помощью входной логики, управляемой регистром 4, который произ 1056207водит сдвиг "1" с окончанием каж" дой итерации. На первой итерации блокируется...

Номер патента: 1133597

Опубликовано: 07.01.1985

Авторы: Вуколова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...И Второй группы соединены иЯ ВЛЯЮТС Я ВХОДОМ РЯЗ РЕИ 1 Е 11 ЙЯ фОРМИРО -вания адреса устройства, группой инфОРМаЦИОННЫХ ВХОДОВ КОТорОГО ЯВЛЯЮТся вторые входы соответствующих элементов И второй группы, второй регистр адреса, введены первь 1 й, второй,третий и четвертый элементы И, элемент НЕ, элемент ИЛИ, первый и второй 1)-триггеры, группа элементов НЕ,реверсивный счетчик 1 информационныевыходы разрядов второго регистраадреса подключены к входам соответствующих элементов НЕ группы, выходы 15которых подключены к информационным входам соответствующих разрядовреверсивного счетчика, информационные выходы разрядов которого подключены к вторым входам соответствующих элементов И первой группы и информационным входам соответствующихразрядов...

Номер патента: 1160396

Опубликовано: 07.06.1985

Авторы: Кричевский, Любарский

МПК: G06F 7/38

Метки: вычислительное, длиной, операндов, переменной

...блока соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с первым управляющим входом блока маскирования и выходом длины маски регистра настройки, второй и третий выходы шифратора операций соединены соответственно со вторым управляющим входом. блока маскирования и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистра настройки, выход блока маскирования является выходом результата устройства, вход шифратора операций является входом вида операций устройства, содержит второй и третий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскирования,...

Номер патента: 1211752

Опубликовано: 15.02.1986

Авторы: Карташевич, Романов, Тумская, Ходосевич, Шестаков

МПК: G06F 17/14

Метки: быстрого, конвейерной, многоканальное, обработкой, операндов, преобразования, фурье

...М выборок (каждый массив формируется из двух действительных последовательностей аи В:,1.так что Ке х; = 1,а,1, 3 в х;ь з 1 Ь;) выборки внутри массивов расположены в двоично-инверсном порядке, массивы занесены в блоки 3 и 4 также в двоично-инверсном порядке.На входе М 1 устройства устанавливается двоичный код числаобрабатываемых массивов одного блока 3 или 4.В начальном состоянии первый 19, второй 20 регистры итераций, счетчик итераций 5, первый 31, второй 32, третий 13 и четвертый 14 триггеры, первый 21 счетчик операндов обнулены, а разряды второго 22 счетчика операндов установлены в состояние логическая "1".Узел синхронизации 30 генерирует серию тактовых импульсов, поступающих на счетный вход первого триггера 31. На выходе первого...

Номер патента: 1269147

Опубликовано: 07.11.1986

Авторы: Запольский, Лопато, Мойса, Орлова, Подгорнов

МПК: G06F 13/10

Метки: длины, операндов, переменной, предварительной

...в группе, поступающим по входу 5, этот триггер сбрасывается, разрешая модификацию адресов байтов,Считанные иэ внешней памяти три старших байта второго слова записываются в три старших байта заданного в Микрокоманде двадцать первого слова, а младший третий байт записывается в двадцатое слово местной памяти на место третьего "чужого байта.В третьей микрокоманде считывания иэ внешней памяти запись в двадцать второе и двадцать первое слова памяти операндов производится аналогично. В двадцать третье слово записывается только три старших чужих байта, а третий младший байт записывается в третий байт двадцать второго слова местной памяти. Таким образом, первый операнд размещается в трех словах памяти операндов.При считывании...

Номер патента: 1298739

Опубликовано: 23.03.1987

Авторы: Заблоцкий, Самусев, Спасский, Яскульдович

МПК: G06F 7/38

Метки: операндов, сдвига

...операнда.55 3 12987Рассмотрим более подробно работуустройства при каждом типе сдвига навеличину, не равную нулю, т.е. прикодах на входе 15, отличных от нулевого. При любом типе сдвига в узле 1осуществляются односторонние сдвигивправо кода, установленного на входе 14, с вдвиганием в освобождаемыеразряды битов кода, установленногона входе 13. При сдвиге вправо логическом (ПЛ) на выходах 10 и 11 устанавливается код 11. Следовательно,на входе 13 сформируется нулевой код,Код с входа .15 транзитом передаетсяна вход 16 узла 1, так как на выходе 1512 установлен логический ноль. Кодсо входа 7 транзитом передается навход 14, так как на выходе 9 установлена логическая единица. В узле 1осуществляется сдвиг кода, установленного на входе 14, вправо...

Номер патента: 1310826

Опубликовано: 15.05.1987

Авторы: Волощук, Дрозд, Кравцов, Полин, Шипита

МПК: G06F 11/10, G06F 7/50

Метки: контролем, операндов, плавающей, сложения, точкой

...кода. Для учетавозможного изменения знака весовразрядов чисел значения функций2 ипоступают нд первые вхоЗфды сумматоров 20-27 по модулю двасоответственно, На вторые входы этихсумматоров по модулю два поступаетразряд 1 Р с выхода вычитателя 5, чтообеспечивает при 1 Р=О трансляциюфункций на выходы сумматоров по модулю два без изменений, а при 1 Р=1(что соответствует сдвигу числа нанечетное количество позиций) - получение инверсий этих функций,1082 б 6 10 5 . 13Аналогично первый и втдрой разряды контрольного кода числа А поступают с входа 6 контрольного кодапервого операнда на первые входытретьего и четвертого сумматоров 18и 19 по модулю два, которые пропускают контрольный код на выходы безизменения или инвертируют его соответственно при...

Номер патента: 1330626

Опубликовано: 15.08.1987

Авторы: Заблоцкий, Самусев, Спасский, Шпаков

МПК: G06F 7/38

Метки: операндов, сдвига

...нуле вой сигнал на выходе при равенстве нулю значения входа 4 и единичный сигнал - в противном случае.Соединение разрядов информационного входа 5 устройства с информационными входами модулей 1 сдвига выполняется по следующему правилу,В каждом -м модуле сдвига разряды 3-й группы информационного входа модуля 1 сдвига соединяют с раэряда 20 ми 1-группы разрядов информационного входа 5 устройства с сохранением порядка расположения разрядов в группах, гдеесли 25(3-1), если 11; 1 0 1В 3ккода с входа 5 на выход 6 устройства. При этом на выходе преобразователя Э и входах 9 модулей сдвига формируется нулевой код, так как дополнительный код от нулевого кода также является нулевым кодом, При установке на входе 7 кодов ЦП, ЛП, ЦЛ значение...

Номер патента: 1368873

Опубликовано: 23.01.1988

Авторы: Самусев, Шпаков

МПК: G06F 7/38

Метки: операндов, сдвига

...логическом сдвиге вправо уст 15 ройстро Функционирует так же, как ипри циклическом сдвиге вправо с темотличием, что в модулях сдвига рассматриваемого случая, номера которыхт.И , осуществляется блокировка выхода первого и второго мультиплексоров15 и 16, а при д И - выхода тольковторого мультиплексора 16, так какна выходе элемента И-ИЛИ 14 формируется логическая "1".25 В результате на выходе 6 устройства формируется логически сдвинутыйвправо код,При логическом сдвиге влево устройство функционирует так же, как иЗп при циклическом сдвиге влево,с темотличием, что в модулях 1 сдвига,Яномера которых д (- - М) прн шО иК а на выход мультиплексора 16 передаются сигналы б-й группы разрядов информационного входа, где1-(М+1, если дМ+1= и--...

Номер патента: 1368874

Опубликовано: 23.01.1988

Авторы: Заблоцкий, Самусев, Спасский, Шпаков

МПК: G06F 7/38

Метки: операндов, сдвига

..." 1".Для обеспечения работоспособности устройства вход 5 устройства необходимо соответствующим образом подключить к информационному входу каждого модуля 1 сдвига. Правило указанного подключения заключается в следующем, В каждом 1.-м модуле сдвига разряды 3-й группы разрядов информационного входа модуля сдвига соединяют с разрядами 1-й группы разрядов информационного входа устройства с сохранением порядка расположения разряда в группах разрядов, где Устройство работает следующим образом.Исходное состояние устройства может быть произвольным. Для осущест вления сдвига операнда код его устанавливается на входе 25 устройства. На входе 4 устройства устанавливается код величины сдвига. На входе 7 устройства устанавливается код типа сдвига...

Номер патента: 1413624

Опубликовано: 30.07.1988

Авторы: Кулакова, Медведева, Симонова

МПК: G06F 7/50

Метки: арифметическое, длиной, операндов, переменной

...унитарный код длины операндов, напри мер код числа 1. При этом устанавливаются значения "1" на выходах элементов ИЛИ 14, -14 и на -м управляющем входе коммутатора 8. После подачи на сумматор-вычитатель 3 кода операции суммирования или вычитания с входа 10 устройства на выходах элементов ИЛИ 13, -13 установится значение суммы или разности операндов, а на выходе 13сигнал, который 40 поступает на Е-й вход коммутатора 8. В зависимости от кода арифметической операции, поступающего с входа 10 устройства на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, на его выходе и, соот 45 ветственно, выходе 12 устройства сигналом " 1" отмечается перенос или заем в старшем разряде (сложение кодиФормула изобретения Арифметическое устройство с переменной длиной...

Номер патента: 1444814

Опубликовано: 15.12.1988

Авторы: Савенкова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...разрядовсчетчика 10, начиная с второго. На 15первом выходе формируется последовательность адресов для записи операндов. Далее процесс продолжаетсяаналогично описанному выше и формируются адреса считывания адресов последней итерации, что соответствуетзначению единицы на пятом выходе дешифратора 12 (при И = 32), на выходе мультиплексора 33 устанавливается высокий уровень. При появлении 25сигнала ДШ 7 через элемент 22 сбрасываются регистр 23 и триггер 20.Работа счетчика 29 по входу "+1" блокируется. Устройство находится в состоянии готовности к исполнению следующей команды,Рассмотрим работу устройства приформировании адресов для операциибезызбыточного алгоритма БПФ.Как известно, для выполнения операции безызбыточного алгоритма...

Номер патента: 1465880

Опубликовано: 15.03.1989

Авторы: Дапин, Ермолаев, Кулакова, Матвеев, Медведева, Персов, Федосов

МПК: G06F 11/30, G06F 7/38

Метки: арифметическое, длиной, операндов, переменной

...52 и53 на информационные входы сумматора51, в котором на выходах 63 и 64 вкаждом такте вырабатываются значениясоответственно сигнала переноса исующ, поступающие на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно55 и 56, где они сравниваются с сигналами переноса и суммы, поступающими соответственно со входа 20 блока 9 контроля и с выхода мультиплексора 54, где значения этих сигналовопределяются результатом выполненияоперации блоками 3 .- 7. 45 При несовпадении результатов выполнения операции в блоке 9 контроля и блока 3 - 7 на выходе 24 блока контроля вырабатывается сигнал ошибки, через вход 31 блока 8 управления блокирующий дальнейшее изменение содержимого счетчика 46 и поступающий на выход 37 устройства. При этом, единица в...

Номер патента: 1481741

Опубликовано: 23.05.1989

Автор: Самусев

МПК: G06F 7/38

Метки: операндов, сдвига

...результате на выходе 9 формируетсянулевой код. На входе 17 форм 1 етскод маски в соответствии с табл. 1 и,1 и 2,т. е. нулевой код маски (маска отсутствует). На вход 18 передается код с входа 14. В результате в блоке 1 осуществляется сдвиг вправо двоичного кода, установленного на входе 6 с заполнением освобождаемых разрядов логическим О , таккак логический 0 устанавливается и на40 входе 23, и на входах 24 и 40 (описание блоков 1 на фиг, 2 и 3). При АП устройствофункционирует так же, как и при ЛП, с темотличием, что на входе 11 устанавливаетсялогический 0. В результате на выходе 6формируется логический 0 и на выход 945 передается с входа 7 код знака для вдвигания в освобождаемые разряды.При ЦП устройство функционирует также, как и при ЛП,...

Номер патента: 1617434

Опубликовано: 30.12.1990

Авторы: Самусев, Шостак

МПК: G06F 11/10, G06F 7/38

Метки: модуль, операндов, сдвига

...соответственно на входе 20 ц выходе 45, на выходе 47 формируется "0".При неисправности в узле 69 требуемые соотношения кодов нарушаются и на выходе 47 формируется "1".Предусмотрены два режима использования модуля: режим использования модуля в устройстве сдвига, аналогичном прототипу, и режим использо- , вания модуля как самостоятельного устройства сдвига.При режиме использования модуля в устройстве сдвига одноименные входы 17, 24, 19, 20 и 21 всех 1 модулей параллельно соединяются, а разрядыК входов 14 и 15 соединяются с группами разрядов соответственно информационного входа и входа контрольных разрядов устройства сдвига с учетом присвоенных модулям номеров, коды которых, начиная с крайнего левого и кончая крайним правым...

Номер патента: 1633391

Опубликовано: 07.03.1991

Автор: Самусев

МПК: G06F 7/38

Метки: операндов, сдвига

...будет передана оставшаяся часть циклически сдвинутого кода, установленного на входе 7, так как на 10 15 20 25 30 35 40 45 50 55 разрядах (3/7) входа 40 установленлогический нуль, т.е. на нгходе 9сформируется код 0000 0000 0000 00000000 0000 111 0000 1111 0000 11110000 1111 ОООО 1111 ОООО,ИНулевой код с ( --- 1) седьмогоК разряда выхода 13 устанавливается ця входе элемента НЕ 2, ня выходе 36 которого устанавливается логическая единица, отпираюя я груп и у эл емецт он И 21.В результате код с выходя 29 устанавливается ця рязряпях первого информационного входя узла 20. тяк как ца входе 39 установлена логическая единица, ця выходе элемента НЕ 26 устанавливается логический ноль, который с логическим нулем ца другом входе элемента ИЛИ...

Номер патента: 1661757

Опубликовано: 07.07.1991

Авторы: Горовой, Тихомиров, Шинкевич, Яхимчик

МПК: G06F 7/38

Метки: каскадное, многоразрядных, операндов, ортогонального, сдвигов, типа

...младших разрядов на пять разрядов,тогда на входах разрядов входа 11 25установлены значения параметра сдвига соответственно 1-0-1, т,е, формирование результата на выходе 10 осуществлялось последовательно первойстрокой коммутаторов 1 (сдвиг на 1разряд), второй строкой коммутато 1 ов 1 (сдвиг на 0 разрядов) и третьейстрокой коммутаторов 1 (сдвиг на4 разряда), Выходы 18 дешифраторов 2аходятся в состоянии логического "О"(фиг. бг) и закрывают транзисторы 37подзаряда всех строк матрицы коммутаторов 1 и всех коммутаторов 5 группы,За счет разрешения сдвига высокимуровнем на входе 12 управляющие входы 21 и 22 передачи и сдвига коммутаторов 1 и 5 соответственно установлены в значении 0-1 в коммутаторах1 первой и третьей строки и первоми третьем...