Двоично-десятичный сумматор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 51)4 С 06 Г 7/5 ОМИТЕТ СССР ИЙ И ОТНРЫТИИ ГОСУДАРСТВЕННЫИ ПО ДЕЛАМ ИЗОБРЕ ЭОБРЕТЕНИЯ А ю 34 Г ИДЕТЕЛЬСТ К АВТОРСКОМ У 15 итехн кий инЛ. Р8)Ромычисл19 рь наускас В.А. ительных ма" с, 98,ри Самофалов К.Г , Корнейчук В.Н., Тарасенко В.П. Цифровые электронные вычислительные машины. - К.: Высшая школа, 1983, с. 143, рис. 3,41 а.(54) ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР (57) Изобретение относится к вычисли тельной технике и может быть использовано для сложения двоично-десятичных чисел в ариКметических устройствах ЦВМ, Целью изобретения является повышение быстродействия двоично-де(21) 3879495/24-24(56) Рабинович З,Л.Типовые операции в вшинах. - К,: Техника сятичного сумматора за счет исключения зависимости значения десятичногопереноса в старший разряд от его значения из младшего разряда. Результатвычислений представляется в избыточном знакоразрядном коде, а операндами сумматора могут быть либо два числа в обычном двоично-десятичном представлении, закодированных кодом 8421,либо одно десятичное число и одно избыточное, которое может быть результатом предыдуших вычислений, Двоично"десятичный сумматор содержит входнуютетраду двоичных сумматоров, выходнуютетраду двоичных сумматоров и блокформирования переноса. Отличительнаяособенность заключается в отсутствиисвязи между входом десятичного переноса и блоком формирования переноса, атакже в том, что блок формированияпереноса содержит дополнительный элемент И и элемент И-НЕ. 1 ил.1305664 2на выходе элемента И 16 устанавливается единица, Перенос, который поступает из предыдущего разряда двоичнодесятичного сумматора на вход 19, добавляется на вход одноразрядного сумматора 5,Изобретение относится к вычислительной технике и может быть использовано для сложения двоична-десятичных чисел в арифметических устройствах ЦВМ; 5Цель изобретения - увеличение быстродействия,На чертеже приведена схема однойтетрады двоично-десятичного сумматора.Тетрада двоична-десятичного сумматора содержит восемь одноразрядныхсумматоров 1-8, входы 9 и 10 даннойтетрады соответственно первого и второго операндов, выходы 11 результата,выход 12 переноса в следующую тетраду,15четыре элемента И 13-16, элемент ИЛИ17, элемент И-НЕ 18, вход 19 переносаиз предыдущей тетрады.Сумматор работает следующим образом,20 На четырехразрядные входы 9 и 10 подаются цифры первого и второго операндов соответственно. При этом первый операнд всегда представлен в де сятичной форме, а второй - либо в десятичной, либо в избыточной с алфавитом допустимых цифр (-1) - (9) . Второй операнд может быть результатом предыдущих вычислений. Положительные цифры кодируются двоично-десятичным кодом 8421, а код -1 является 1111.На выходах сумматоров 1-4 образовывается промежуточная сумма цифр операндов. Она может получать значения (-1) - (18). В зависимости от ее величины вырабатываетСя значение десятичного переноса. Если промежуточная сумма находится в пределах (-1) - (8) значение переноса равно нулю, Если 40 ее значение больше 8, перенос равен единице. Определение значения переноса в схеме реализовано элементами И 13-15 и ИЛИ 17. Если цифра второго операнда равна -1, на выходе элемен та ИЛИ 17 находится 1. Однако десятичный перенос должен быть равен нулю, так как промежуточная сумма не может быть больше 8. Поэтому выход элемента ИЛИ 17 соединен с первым входом элемента И 16, другой вход которого подключен к выходу элемента И-НЕ 18, входы которого соединены с двумя старшими разрядами входа второго операнда. В случае, когда цифра второго операнда равна -1, обеспечивается равенство нулю десятичного переноса.В сумматорах 5-8 промежуточная сум ма корректируется кодом 0110, если Окончательная сумма получается на выходах сумматоров 5-8,которые образуют ее четырехзарядный код. Вход и выход десятичного переносов используются для связи между разрядами при организации многоразрядного двоичнодесятичного сумматора,Формула изобретения Двоично-десятичный сумматор, содержащий в каждой тетраде семь одноразрядных сумматоров, два элемента И и элемент ИЛИ, причем первые информационные входы первого, второго, третьего и четвертого одноразрядных сумматоров соединены с входами соответствующих разрядов первого операнда сумматора, вторые информационные входы первого, второго, третьего и четвертого одноразрядных сумматоров соединены с входами соответствующих разрядов второго операнда сумматора, выходы переноса первого, второго, третьего одноразрядных сумматоров соединены соответственно с входами переноса второго, третьего, четвертого одноразрядных сумматоров, выход суммы второго одноразрядного сумматора соединен с первым информационным входом пятого одноразрядного сумматора и первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И, выходом суммы четвертого одноразрядного сумматора и первым информационным входом шестого одноразрядного сумматора, второй вход второго элемента И соединен с выходом суммы третьего одноразрядного сумматора и первым информационным входом седьмого одноразрядного сумматора, первый, второй и третий входы элемента ИЛИ соединены соответственно с выходом переноса четвертого одноразрядного сумматора, выходом первого элемента И и выходом второго элемента И, выходы переноса пятого и седьмого одноразрядных сумматоров соединены соответственно с входами переноса седьмого и шестого одноразрядных сумматоров, выходы суммы пятого, седьмого и шестого одноразрядных суммато1305 б 64 Составитель М. Есенинагулич Техред Л.Олейник КорректорС. Че едактор 52/46ВНИИ Тираж 6 Государств елам изобр сква, ЖЗака 3 Подписнонного комитета СССРтений и открытий 113035; аушская наб.,Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ров соединены соответственно с выходами второго, третьего и четвертого разрядов результата данной тетрады сумматора, о т л и ч а ю щ и й с я тем,что, с целью увеличения быстродействия, в каждую тетраду введены восьмойодноразрядный сумматор, третий и четвертый элементы И, элемент И-НЕ, причем выход суммы первого одноразрядного сумматора соединен с первым входом 10третьего элемента И и первым информационным входом восьмого одноразрядного сумматора, второй информационныйвход которого соединен с входом переноса из предыдущей тетрады сумматора, 15второй вход первого элемента И соединен с вторым входом третьего элемента И, выход которого соединен с четвертым входом элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом элемента И-НЕ,первый и второй входы которого соединены соответственно с входами четвертых разрядов первого и второго операндов данной тетрады, выход первогоразряда результата сумматора соединенс выходом суммы восьмого одноразрядного сумматора, выход переноса которого соединен с входом переноса пятого одноразрядного сумматора, выходчетвертого элемента И соединен с вторыми информационными входами пятогои седьмого одноразрядных сумматорови выходом переноса в следующую тетраду сумматора.
СмотретьЗаявка
3879495, 03.04.1985
КИШИНЕВСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. С. ЛАЗО
ГЫСКЭ ВАСИЛИЙ СЕРГЕЕВИЧ, РОТАРЬ СЕВЕР ЛЕОНТЬЕВИЧ
МПК / Метки
МПК: G06F 7/50
Метки: двоично-десятичный, сумматор
Опубликовано: 23.04.1987
Код ссылки
<a href="https://patents.su/3-1305664-dvoichno-desyatichnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Двоично-десятичный сумматор</a>
Предыдущий патент: Устройство для умножения на коэффициенты
Следующий патент: Устройство для сложения 2 чисел
Случайный патент: Установка для отливки чушек