Устройство для суммирования двух чисел с плавающей запятой

(19 ( 6 Р 750 ПИСАНИЕ ИЗОБРЕТЕ АНИЯ Н.Паулин,б и В.В,Шабад и Луцкция фу- Киев101.ельство и Г.Н. кциониро- Высшая ССР979,ССР21.03.85 ств 7/Э ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ СКОМУ С 8 ИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ СУММИРОВДВУХ ЧИСЕЛ С .ПЛАВАЮЩЕЙ ЗАПЯТОЙ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано при построении арифметических устройств вычислительныхмашин с плавающей запятой. Цель изобретения - повьппение быстродействия.Поставленная цель достигается тем,что в устройство для суммированиядвух чисел с плавающей запятой, содержащее первый 1 и второй 2 регистры, блок 8 нормализации, два вычитателя 3 и 4 порядков, три коммутатора9, 10 и 11 порядков, сумматор 7 мантисс и первый сдвигатель 5, введенвторой сдвигатель 6 с соответствующими связями. 1 ил.Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой, 5Цель изобретения - повышение быстродействия.На чертеже представлена схема устройства для суммирования двух чисел с плавающей запятой.Устройство для суммирования двух чисел с плавающей запятой содержит регистры 1 и 2, вычитатели 3 и 4 порядков, сдвигатели 5 и 6, сумматор 7 мантисс, блок 8 нормализации, коммутаторы 9, 10 и 11 порядка, входы 12 и 13 слагаемых устройства, тактовые входы 14 и 15 устройства, выход 16 суммы устройства. гоУстройство для суммирования двух чисел с плавающей запятой работает следующим образом.Вначале определяется разность порядков. Для этого с выхода регист- г 5 ра 1 порядок Х первого слагаемого подается на первый вход вычитателя 3, с выхода регистра 2 порядок У второго слагаемого подается на второй вход вычитателя 3. С выхода регистра 2 порядок У второго слагаемо- . го подается на первый вход вычитате" ля 4, с выхода регистра 1 порядок Х первого слагаемого подается на второй вход нычитателя 4. В вычитателях 3 и 4 определяется разность порядков: в нычитателе 3 в . разность порядков Х-У в дополнительном коде, в вычитателе 4 - 1-Х также в дополнительном коде. Кроме того, на коммутаторе 19 4 д по знаку разности Хвыбирается больший порядок, поступающий в блок 8. В сдвигателе 5 при ХэУ (в этом случае запись разности порядков в дополнительном коде совпадает с за писью разности порядков в прямом коде) производится сдвиг мантиссы второго операнда на величину разности, поступающей через коммутатор 9 на вход кода сдвига сдвигателя 5. Ман- у тисса первого операнда проходит для сдвига через сдвигатель 6, так как на его вход кода сдвига поступает нулевое значение с коммутатора 11. Далее сдвинутая и несдвинутая мантис сы с выходов соответственно сдвигателей 5 и 6 складываются на сумматоре 7 мантисс. При ХУ мантисса первого операнда сдвигается на сдвигателе 6 на величину разности, поступающей с выхода вычитателя 4 через коммутатор 11 на нход кода сдвига сдвигателя 6. Мантисса второго операнда проходит через сдвигатель 5 без сцвига. С выхода сумматора 7 мантисс и коммутатора 10 мантисса и порядок результата поступают н блок 8. В блоке 8 выбирается необходимая старшая или младшая половина суммы, результат корректируется (нормализуется вправо) но избежание переполнения мантиссы суммы и передается на выход 16 устройства.Формула изобретенияУстройство для суммирования двух чисел с плавающей запятой, содержащее два регистра, сдвигатель, сумматор мантисс, дна вычитателя порядков, первый сдвигатель, три коммутатора порядка, блок нормализации, причем входы первого и второго слагаемых устройства соединены с первыми информационными входами соответствующих регистров, вторые информационные входы которых соединены с выходом блока нормализации и с выходом суммы устройства, первый, второй тактовые входы которого соединены с управляющими входами соответствующих регистров, выход разрядов порядка первого регистра соединен с входом уменьшаемого первого,вычитателя порядков и с входом нычитаемого второго вычитателя порядков, выход разрядов порядка второго регистра соединен с входом уменьшаемого второго нычитателя порядков и с входом вычитаемого первого вычитателя порядков, выход переноса которого соединен с управляющим входом первого коммутатора порядка, первый информационный вход первого коммутатора порядка соединен с выходом разности первого вычитателя порядков, выход первого коммутатора порядков соединен с входом кода сдвига первого сдвигателя, выход которого соединен с входом первого слагаемого сумматора мантисс, выход которого соединен с входом мантиссы блока нормализации, вход порядка которого соединен с выходом второго коммутатора порядка, выход разности второго вычитателя порядков соединен с первым информационным входом третьего коммутатора порядков, о т л и1290300 Составитель А. КлюевТехред Л.Олейник Корректор М.Демчик Редактор М,Дылын Тираж 673 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Заказ 7902/46 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ч а ю щ е е с я тем, что, с цельюповышения быстродействия, оно содержит второй сдвигатель, причем выходыразрядов мантиссы первого и второгорегистров соединены соответственнос информационными входами второго ипервого сдвигателя, выход и вход кода сдвига второго сдвигателя соединены соответственно с входом второгослагаемого сумматора мантисс и с выходом третьего коммутатора порядка,управляющий вход которого соединен с выходом переноса второго вычитателя порядков, входы вычитаемого иуменьшаемого которого соединены соответственно с первым и вторым информационнымн входами второго коммутаторапорядка, управляющий вход которогосоединен с управляющим входом первого коммутатора порядка, второй информационный вход которого соединен с 10 вторым информационным входом третьего коммутатора порядка и с входомлогического нуля устройства.