Устройство для суммирования -разрядных двоичных чисел

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК А 119 4 С 06 Г 7/50 ОПИСАН БРЕТЕН ЕТЕЛЬСТВУ ВТОР СКОМУ 46итехнический О.М.Омаро ифровойд ред, Бника, 19 вычис.Н,Ма80 174920,ств СУММИРОВАНИЯ НЫХ ЧИСЕЛ осится к обласхники, а точнее ожения несколь- спользоваться и информации ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Справочник по цлительйой технике,/11 олиновского, Киев, Техс. 65, р.2,4 з.Авторское свидетелкл. С 06 Г 7/50, 1983(54) УСТРОЙСТВО ДЛЯ Я и-РАЗРЯДНЫХ ДВОИЧ (57) Изобретение от ти вычислительной т к устройствам для с ких чисел, и может в устройствах обраб Цель изобретения - упрощение устройства. Устройство содержит преобразователь двоичного кода в уплотненный код, первую и вторую группу элементов И, группу элементов задержки, группу сумматоров по модулюдва, элемент ИЛИ, регистр результата и соответствующие входные шины,причем применение в суммирующем устройстве преобразователя двоичного кода в уплотненный код, группы элементов ИЛИ, группы сумматоров по модулю два, первой и второй группы элементов И, группы элементов задержки и регистра результата, соединенных соответствующими связями,позволяет получить структуру устройства для суммирования М п-разрядныхдвоичных чисел с малыми аппаратурными затратами и более высоким быстродействием. 2 ил.где и - разрядность слагаемйх;И - количество суммируемых слагаемых. изобретения Устройство для суммирования И празрядных двоичных чисел, содержащее преобразователь двоичного кода в уплотненный код, первую группу из Иэлементов И, где 11 - количество суммированных чисел, вторую группу из элементов И, группу из 11-1 элементов задержки, о т л и ч а ю щ е ес я тем, что с целью упрощения устройства, в него введены элемент ИЛИ, регистр результата Исумматоров по модулю два и 11-1 входов первой группы преобразователя двоичного кода в уплотненный код соединены соответственно с выходами Бэлементов Ипервой группы, первые входы которыхсоединены с первым синхровходом устройства, а вторые входы - соответственно с выходами 11-1 элементов задержки группы, вторая группа изИ входов преобразователя двоичногокода в уплотненный код соединена соответственно с выходами элементов Ивторой группы, первые входы которых соединены с первым синхровходом устройства, а вторые входы -с входами соответствующих слагаемыхустройства, нечетные выходы преобразователя двоичного кода в уплотненный код, кроме выхода старшего разряда, соответственно соединены с пер.выми входами сумматоров .по модулюдва, четные выходы преобразователя 40двоичного коца в уплотненный кодсоответственно соединены с вторымивходами сумматоров по модулю два ис входами соответс".вующих элементовзадержки группы, выходы сумматоровпо модулю два соединены с входами 4элемента ИЛИ, последний вход которого соединен с выходом старшего разряда преобразователя. двоичного кодав уплотненный код, выход элементаИЛИ соединен с информационным входомрегистра результата, синхровход которого соединен с торым синхровходом устройства,1 12 П 095Изобретение относится к вычислительной технике,Цель изобретения - упрощение устройства.На фиг.1 изображена функциональнаяФ о р м у л асхема устройства,на фиг.2- упрощеннаяпринципиальная схемапреобразователядвоичного кода в уплотненный код.Устройство содержит преобразователь 1 двоичного кода в уплотненный 10код, сумматоры 2 по модулю два, первую 3 и вторую 4 группы элементов И,группу элементов 5 задержки, элемент ИЛИ 6, регистр 7 результата,.информационные входы 8 устройства,первый 9 и второй 10 синхровходы.Устройство работает следующим об-разом.По информационным входам 8 устройства при приходе тактового импульса на первый вход 9 синхронизацииустройства на вход преобразователядвоичного кода в уплотненный код через элемент И 3 первой группы поступают д-е одноименные разряды всехслагаемых (-й разрядный срез), соответственно на выходе блока 1 образуется уплотненный код, например,если на входе блока 1 имеется двоичная комбинация 01011011, то наего выходе получим уплотненный код00011111, который поступает на входыэлементов задержки (свидетельствующий о количестве переносов, которыенеобходимо учесть при обработке( + 1)-го среза), а также на входыгруппы сумматоров 2 по модулю два,с выходов которых получаем результат суммы обработки х-го среза,который поступает на элемент ИЛИ б,с выхода которого при подаче тактового импульса по второму входу 10синхронизации заносится в регистррезультата, а информация о количестве переносов (образованных при обработке х-го среза), которые необходимо учесть при обработке (. + 1)-госреза задерживается на один тактс помощью элементов 5 задержки,Количество тактов Т , необходимых для суммирования И и-разрядныхдвоичных чисел, соответственно равно =л+1 о М,1277095 Составитель М.ЕсениТехред И.Попович рректор О, Лугов ор Е.Копча е роизводственно-полиграфическое предприятие, г.ужгород, ул. ПроектнаФ Заказ 6667/42ВНИИП по де 11303 ираж 671 сударственн изобретении осква, ЖПодписноего коиитета СССРи открытийРаушская наб., д, 4