G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 1405047

Опубликовано: 23.06.1988

Авторы: Бзнуни, Газиян, Гаспарян, Саркисян

МПК: G06F 7/38

Метки: вычислительное

...находитсяв оперативной памяти, а второй - водном из адресуемых регистров блока5, то операнд, находящийся в блоке 5,считывается в регистр 8 и принимаетсяв регистр б,второй операнд считывается из оперативной памяти по адресусодержимого регистра 3 в регистр 8 содновременной выдачей первого операнда в регистр 9 и выполняется операция. Коммутатор 4 нри этом посылаетна вход блока 1 и сдвигателя 2 информацию, которая хранится в регистре 8. Формула изобретения Вычислительное устройство, содержащее арифметико-логический блок, сдвигатель, коммутатор, три буферных регистра, блок адресуемых регистров и регистр результата, причем выход арифметико-логического блока объединен с выходом сдвигателя и соединенс информационным входом блока адресуемых...

Номер патента: 1411769

Опубликовано: 23.07.1988

Авторы: Беляков, Белякова

МПК: G06F 7/38

Метки: булевых, вычисления, систем, функций

...содержимое соответствующих ячеек которого равно номеру входов, которые с помощью мультиплексора 24 подключаются на выходы 4, При подаче управляющего сигнала на счетный вход счетчика 22 (начальное состояние установлено по второму управляющему входу) после окончания переходных процессов в узле памяти и мультиплек 1411769Ур у Уу Ур ь Уру Угруппы у, у и разбита на две Уйф У 4 ф УрДлЯвычисления исходной системы должны быть обработаны две последовательности переменных х хф, х.х , х, х, х. Таким образом, узел 23 памяти содержит в семи последовательных ячейках, начиная с ячейки с нулевым адресом, числа 1, 2, 5, 2, 3, 4, 5. Полагая, что программа вычисления расположена с нулевого адреса, содержимое памяти изображают таблицей, В каждой ячейке...

Номер патента: 1425655

Опубликовано: 23.09.1988

Авторы: Нелуп, Сабельников, Семотюк

МПК: G06F 7/38

Метки: операционное

...одиниз входов блока 7 элементов И, на выходе блока 8 па 55 мяти, под управлением счетчика 9 в 1-ом такте работы появляется соотВе тствующе е значение маски и по ступает на другой вход блока 7 элементов И и третий информационный вход мультиплексора 4.Таким образом, на один вход арифметико-логического блока 2 поступает сдвинутый замаскированный код, а на другой - замаскированный код. В арифметико-логическом блоке 2 происходит их сложение и полученный результат записывается в накапливающий регистр 1.По окончании последнего такта работы в накапливающем регистре 1 получено двоичное число, которое соответствует количеству единиц,в исследуемом коде,Для произвольной длины двоичндго кода и количество тактов работы по подсчету числа единиц в...

Номер патента: 1425656

Опубликовано: 23.09.1988

Авторы: Камельчук, Червяков, Шайкин

МПК: G06F 7/38

Метки: арифметическое

...5, и потактовому импульсу, поступающемучерез элемент И 13, так как на егодругом входе имеется потенциал логической единицы с входа 10, и элементИЛИ 19 на вход записи сдвиговогорегистра 5, результат (а+Ь) в (а-Ь)записывается в данный регистр. Второйтактовый импульс также переводит сумматоры-вьчитатели 1 и 3 в режим сложения, пройдя по цепи; элемент ИЛИ12, лемент И 15, счетный вход триггера 21.По третьему тактовому импульсу,поступающему через элемент И 14, навход сдвига сдвигового регистра 5,происходит сдвиг на два разряда вправо значения, записанного в сдвиговомрегистре 5, что соответствует делениюна четыре, и полученное произведениепоступает на выход 9 устройства, таккак на другой вход блока 6 элементовИ поступает сигнал через...

Номер патента: 1425674

Опубликовано: 23.09.1988

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 11/30, G06F 7/38

Метки: арифметическое, контролируемое

...контроля устройства.На чертеже приведена функциональная схема контролируемого арифметического устройства.Контролируемое арифметическое устройство содержит регистры 1 и 2 сдвига, сумматор 3, регистр 4 результата, блок 5 сравнения и вход 6 задания режима работы контролируемого арифметического устройства.Контролируемое арифметическое устройство работает следующим образом,Работа состоит из двух тактов - рабочего и контрольного. В рабочем ;такте на вход 6 задания режима работы контролируемого устройства подается нулевой сигнали-разрядные операторы поступают на регистры 1 и 2 сдвига, с выходов которых подаются на входы первого и второго операндов сумматора 3 (в (и+1)-х разрядах регистров 1 и 2 сдвига имеются нулевые сигналы). 15 25 30 35 40 45...

Номер патента: 1444750

Опубликовано: 15.12.1988

Авторы: Дрозд, Кравцов, Лацин, Лебедь, Полин

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...и второй 5 коммутаторы, первый блок 6 свертки по модулю три, блок 7 сумматоров по модулю два, второй блок 8 свертки по модулю три, сумматор 9 по модулю три, блок 10 сравнения, вход 11 первого аргумента, вход 12 второго аргумента, выход 13 модуля комплексного числа, контрольный выход 14 и выход 15 контрольных разрядов,Устройство работает Следующим образом.Через вход 11 первого аргумента на входы первого слагаемого первого сумматора 1 и на вход первого слагаемого третьего сумматора 3 поступает и-разрядная мантисса д прямого кода действительной части комплексного числа (и - 1) старших разрядов и младший разряд мантиссы с поступает также соответственно на вход второго слагаемого второго сумматора 2 со сдвигом на один разряд вправо и на...

Номер патента: 1446617

Опубликовано: 23.12.1988

Авторы: Крупин, Самусев, Шостак

МПК: G06F 11/10, G06F 7/38

Метки: двоичных, кодов, контролем, односторонних, сдвигов

...0101.При этом на крайнем правом разрядевыхода узла 3 сдвига устанавливаетсялогическая "1", а на входах остальных разрядов - код 010. Из группразрядов 0001, 0011, 0111, 111 входа 19 устройства при отсчете от направления сдвига (т.е. против направления сдвига) на выход коммутатора 8передаются сигналы 111 группы сигналов 0111,В узле 2 осуществляется сдвигвправо кода, установленного на еговходе сдвигаемого числа и равного0011000111110111, на количество бит,равное, например, трем (ш=З). Приэтом с выхода коммутатора 8 в освобождаемые разряды в узле 2 осуществляется вдвигание трех правых биткода.В результате на выходе 11устройства устанавливается код1110011000111110. На входе сдвигаемого слова узла 4 сдвига устанавпинается код 0111. На выходе...

Номер патента: 1449985

Опубликовано: 07.01.1989

Авторы: Банников, Камаев, Михайлев, Розенталь

МПК: G06F 7/38

Метки: вычисления, координат, полярных

...на оси ординат. В случаях, когда точка находится на оси ординат или оси абсцисс, на первый или второй входы разрешения считывания блока 7 памяти полярных углов поступает "Лог.1" При этом считывание из блока 7 памяти запрещается и на его выходах формируются сигналы "Лог.1", В результате инверсии элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 15 группы на их выходах формируются уровни "Лог.О", Уровень "Лог.О" на выходе третьего элемента ИЛИ 14 формируется в случаях, если определяемая точка находится в первом или третьем квадрантах.Формирование кода на выходе блока 7 памяти углов производится по адресу, поступающему на входы А,. ,А с выходов первого мультиплексора 3, а на выходы В,. . .В с выходов второго мультиплексора 4.Вычисление адреса производится...

Номер патента: 1451677

Опубликовано: 15.01.1989

Авторы: Баронец, Берштейн, Калачев, Мелихов, Новиков

МПК: G06F 7/38

Метки: выполнения, операндами, операций, расплывчатыми

...а Ь=1, если а Ь;О, если а т Ь;9) импликация 4 а . Ь=1, еслиа-Ь;О, если аЬ; 77410, с этого момента начинается реализация микропрограммы,Управляющее поле этой микрокоманды разрешает запись в соответствующий этому полю регистр, например впервый, значения расплывчатого высказывания а = 07 с входа 17Одновременно поле "Конец операции"этой микрокоманды поступает на первый вход элемента И и разрешает прохождение сигналов. от ГСИ. Тактоваячастота его подобрана таким образом,чтобы за период этого генераторасмогла выполниться любая микрокоманда. По отрицательному фронту первого синхроимпульса (СИ) происходитнаращивание регистра адреса 8. Таким образом, пока выполняется перваямикрокоманда, на выходе блока 9 появится вторая микрокоманда. С приходом...

Номер патента: 1451679

Опубликовано: 15.01.1989

Авторы: Прохоров, Шатилло

МПК: G06F 7/38

Метки: арифметическое

...й на выходе 86 появляетсясигнал " 1", Его совпадение с событиемх (при этом на выходе 84 (" Событие" )устанавливается в " 1") вызывает выработку управляющего сигнала У ("Исполнить"), сигнала Ь (" Выполнение выходного условия"), выходного сигнала8, равных "1", на выходах 85, 87 и1451679 5 10 15 20 25 ЭО 35 40 45 50 55 88 соответственно. Появление сигнала1=1 соответствует рабочей фазе управляющего модуля. Переход из рабочейФазы н фазу гашения возможен толькопри условии, что сигнал на выходе 89(подтверждение вызова Я) равен "1",а сигнал на входе 86 равен "О".Устройство работает следующим образом,При включении питания устройства в счетчик 66 блока 4 записываются "0", что обеспечивается соединением управляющего входа 113 счетчика 66 с выходом...

Номер патента: 1451680

Опубликовано: 15.01.1989

Авторы: Головин, Гоцаков

МПК: G06F 11/30, G06F 7/38

Метки: арифметическое, контролируемое

...в регистр 3 результата. При этом вторые информационные входы коммутаторов 10 и 11 оказываются подключенными к выходам этих коммутаторов, Таким образом, на вход первого операнда сумматора 4 поступает результат сложения операндов, на вход второго операнда - инверсия поразрядного логического умножения первого и второго операндов, а на входпереноса единичный сигнал .На выходе сумматора 4 образуетсяразность между суммой операндов и их поразрядным логическим произведением.При правильной работе контролируемого арифметического устройства эта разность должна быть равной результату поразрядной логической суммы двух операндов, которая подсчитывается блоком 7 элементов ИЛИ.Правильность работы устройства контролируется блоком 9 сравнения,...

Номер патента: 1456949

Опубликовано: 07.02.1989

Авторы: Бзнуни, Газиян, Гаспарян, Саркисян

МПК: G06F 7/38

Метки: вычислительное

...1 добавляется множимое, содержимое регистра 2. Полученный результат и множитель (регистр 24) сдвигаются на один10 разряд вправо и записываются соответственно в регистре 1 и регистре 24,Освобождающийся разряд слева регистра 24 заполняется младшим разрядомот суммы частичного произведения при15 сдвиге его вправо на один разряд(микрокоманда У 5), при этом в дешифратор.28 записывается нуль.В конце каждой микрокоманды (У 5,У 6, У 7) содержимое счетчика 26 умень 2 О шается на единицу и осуществляетсяанализ содержимого на нуль. Выходиз стандартного цикла умножения происходит по равенству нулю содержимогосчетчика, после чего осуществляется25 запись результата микрокомандами У 8(старшая часть) и У 9 (младшаячасть).Деление.При выполнении...

Номер патента: 1462378

Опубликовано: 28.02.1989

Авторы: Журавлев, Левин, Трахтенберг, Шор

МПК: G06F 7/38, G06J 1/02

Метки: аналого-цифровое, дифференциальных, решения, системы, уравнений

...4,Одновременно в узле 22 управления Формируется сигнал, осуществляющий пуск аналого-цифрового преобразователя 5.С помощью узла 22 управления осуществляется циклическая работа преобразователя 5 с записью в регистры 24 и 30 соответственно значенийпеременныхХ; и Х что обеспечивает периодическое обновление значений врегистрах 24 и 30, Блок 1 в соответствии с программой задает адрес од-. ного иэ регистров 24 или 30 и считывает из него значения переменной в " блок 2 памяти,В соответствии с заданными в таймере 14 интервалами интегрирования Формируются сигналы прерывания, поступающие в блок 1, который осуще- ствляет обработку прерываний, Необходимые изменения режимов работы интегрщоров 4, управление узлами коммутации 20, 25, 28, 29, 35 и...

Номер патента: 1465878

Опубликовано: 15.03.1989

Авторы: Березенко, Калинин, Кокурин

МПК: G06F 7/38

Метки: кода, нормализации

...данных,45Старший разряд выхода 16 кода нормализации в этом случае становитсяравным нулю, Мультиплексор 27 пропускает разряд 1 П Информация со входа 9 проходит на выход 18 транзитом,если разряд 9, равен "0", и инвертируется, если разряд 9 равен "1 ", Информация со входа 10 проходит на выход 19 транзитом, если разряд 1 Оравен 0, и инвертируется, если раэ- ВВряд 10 равен "1",Шифраторы 2 и 3 формируют на выходах 20 и 2 двоичный код числа 78 4подряд идущих со стороны старшихразрядов нулей с выходов 8 и 19.Схема 6 сравнения сравнивает коды,поступающие с выходов 20 и 21, Есликод на выходе 20 меньше кода на выходе 21 (сигнал на выходе 22 равен), коммутатор .7 выдает на младшиеразряды выхода 16 кода нормализацииинформацию с выхода 20, в...

Номер патента: 1465879

Опубликовано: 15.03.1989

Авторы: Галченков, Кузьминский, Лауберг

МПК: G06F 7/38

Метки: запятой, нормализации, округления, плавающей, чисел

...кода, Выходной сигнал второго мультиплек-. сора 7 поступает на вход схемы 1 О сравнения, выход которой является вторым управляющим входом блока 8. Если в старших Ь разрядах входного кода схемы 10 сравнения максимально возможные значения, а в младшем Ь+1-м разряде код больше половины максимально возможного (например, при двоичной системе счисления в Ь+1-м разряде код "1", или при шестнадцатиричной системе счисления в Ь+1-м разряде код от "8" до "Р"), то на выходе схемы О сравнения единичный уровень, в противном случае - нулевой. Порядок числа со входа 2 устройства поступает на информационный вход блока 8, который формирует на своем втором выходе порядок результата, а на первом выходе - значение, поступающее на управляющий вход...

Номер патента: 1465880

Опубликовано: 15.03.1989

Авторы: Дапин, Ермолаев, Кулакова, Матвеев, Медведева, Персов, Федосов

МПК: G06F 11/30, G06F 7/38

Метки: арифметическое, длиной, операндов, переменной

...52 и53 на информационные входы сумматора51, в котором на выходах 63 и 64 вкаждом такте вырабатываются значениясоответственно сигнала переноса исующ, поступающие на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно55 и 56, где они сравниваются с сигналами переноса и суммы, поступающими соответственно со входа 20 блока 9 контроля и с выхода мультиплексора 54, где значения этих сигналовопределяются результатом выполненияоперации блоками 3 .- 7. 45 При несовпадении результатов выполнения операции в блоке 9 контроля и блока 3 - 7 на выходе 24 блока контроля вырабатывается сигнал ошибки, через вход 31 блока 8 управления блокирующий дальнейшее изменение содержимого счетчика 46 и поступающий на выход 37 устройства. При этом, единица в...

Номер патента: 1476458

Опубликовано: 30.04.1989

Авторы: Кочетов, Шавырин

МПК: G06F 7/38

Метки: бала, вычисления, обучаемых, среднего, успеваемости

...с количествомвесом (значением) оценок, К моменту времени Т все оценки введены и блок 6 отображения информапии показывает величину М среднего значения введен.ных оценок,Для измерения величинымедианы переключатель 121476458 4 Формула изобретения 25 здругое положение, При этом напряже ние от источника 2 на вход первого коммутатора 3 через переключающие контакты 13 не поступает, а подается через замыкающие контакты 11 реле 10 на вход интегратора 7. С помощью контактов 14 отключается шунтирующая отрицательная обратная связь интегратора 7. Интегратор 7 начинает интегрировать входной постоянный сигнал от источника 2.1 В момент Т конденсатор 9 в цепи отрицательной обратной связи блока 5 разрядится. Постоянная времени разряда Т, равна...

Номер патента: 1476459

Опубликовано: 30.04.1989

Авторы: Домбровский, Дуда, Опаец

МПК: G06F 7/38, G06F 7/552

Метки: арифметическое

...то на входе 54установки режима счета должен бытьединичный, а на входе 53 установкирежима счета - нулевой сигналы, Вэтом случае с приходом каждого импульса на информационный вход 51 через элементы И 12, ИЛИ 27 к содержимому сумматора 2 прибавляется единица. Кроме того, каждый импульс с вы 30 И 11, ИЛИ 27 записывается в сумма 35 40 45 Если это число окажется больше записанного в реверсивном счетчике 1,то в момент, когда в разрядах реверсивного счетчика 1 будут нули, прекращается поступление импульсов оче 50редности числа на вычитающий вход реверсивного счетчика 1 и остальные импульсы числа, соответствующие разности сравниваемых двоичных чисел,поступают через элементы И 11,ИЛИ 27 на вход сумматора 2, увеличивая его содержимое, Если...

Номер патента: 1481740

Опубликовано: 23.05.1989

Авторы: Белецкий, Кулик, Павлусенко, Семенов, Твердохлеб, Чемерис

МПК: G06F 7/38

Метки: операционное

...и записывается в нем по сигналу, поступающему с выхода 30. По окончании импульса на выходе 39 появляется "1" на выходе 40, которая формирует на выходах 27 код 10010, поступающий на управляющий вход АЛБ 7, включая его в режим суммирования, С выхода регистра 1 на первый 40 6вход коммутатора 2 поступает значение О, 5 х, где х - э нач ение, хранимое регистром 1, Ня второй вход АЛБ поступает значение делителя 0,5 в, Умножение числа 0,5 на х,в осуществляется в результате сдвига х,в на один разряд вправо, В результате на выходе АПБ 7 Формируется значениех - 0,5 (ах-в)(0,5 а 1 доп ф х + 0,5 н,где 0,5 адоп - значение числа0,5 а в дополнительном коде,В первоначальный момент времених=в. С течением времени на выходеАПБ 7 сформируется значение.х т...

Номер патента: 1481741

Опубликовано: 23.05.1989

Автор: Самусев

МПК: G06F 7/38

Метки: операндов, сдвига

...результате на выходе 9 формируетсянулевой код. На входе 17 форм 1 етскод маски в соответствии с табл. 1 и,1 и 2,т. е. нулевой код маски (маска отсутствует). На вход 18 передается код с входа 14. В результате в блоке 1 осуществляется сдвиг вправо двоичного кода, установленного на входе 6 с заполнением освобождаемых разрядов логическим О , таккак логический 0 устанавливается и на40 входе 23, и на входах 24 и 40 (описание блоков 1 на фиг, 2 и 3). При АП устройствофункционирует так же, как и при ЛП, с темотличием, что на входе 11 устанавливаетсялогический 0. В результате на выходе 6формируется логический 0 и на выход 945 передается с входа 7 код знака для вдвигания в освобождаемые разряды.При ЦП устройство функционирует также, как и при ЛП,...

Номер патента: 1481742

Опубликовано: 23.05.1989

Авторы: Дьяченко, Соколов

МПК: G06F 7/38

Метки: арифметико-логическое

...НЕ, причем с первого по четвертый входы задания вида операции устройства соединены с соответствующими управляюгцими входами первого и второго блоков логических операций, первый и второй информационные входы первого блока логических операций соединены соответственно с входами первых разрядов первого и второго операндов устройства, входы вторых разрядов первого и второго операндов устройства соединены соответственно с первым и вторым информационными входами второго блока логических операций, выходы первого и второго коммутаторов являются соответственно выходами первого и второго разрядов результатов устройства, вход задания арифметической операции которого соединен с первыми управляющими входами первого и второго коммутаторов, вторые...

Номер патента: 1483446

Опубликовано: 30.05.1989

Авторы: Маслов, Смагин, Чумакин

МПК: G06F 1/02, G06F 7/38

Метки: величины, воспроизведения, обратной, табличного

...двоичной форме округлим путем отбрасыгания последних знаков,начиная с (и+1)-го знака после запя 5 той. Ошибку округления обозначим через с( . Очевидно, 0 (( 2;, кроме того, согласно (7)) (8) 15Соотношение (8) показывает, что. если вместо значения 1/т (х ( ш ( х + + 2 ) приближенно возьмем значение 1/х с и знаками после запятой вкдвоичной форме (остальное отбрасываем), то абсолютная погрешность будет-именьше 2Таким образом, для воспроизведения251значений функции Г(х) = - (х = ш =х- 1,22 - 1) с абсолютной препдельной погрешностью 2 " достаточноиметь значения этой функции, взятыес и знаками после запятой в двоичнойформе, для значений аргумента изи иклассов ) -- + 1) и - + 2 - й. Ок 2 2ругление значений Функции следует35про из водить про...

Номер патента: 1495782

Опубликовано: 23.07.1989

Авторы: Глебова, Квитка, Лужецкий, Стахов

МПК: G06F 7/38

Метки: арифметико-логическое

...запись втриггер 7; д-га разряда кода числа Пчерез первый элемент ИЛИ 5 . После1записи в триггер 7. разряда нечетных1весов кода числа В на информационныйвход 12; поступает д-й разряд кодавторого числа Е. Сигнал переноса Р,.поступает из (д)-го разряда на 26вторые входы первого элемента ИЛИ 5,1и элемента И 4; через мультиплексор3;, Настройка на выполнение требуемой математической операции осуществляется с помощ 1 ью сигналов И .-И71 31с входа 8. Причем, если реализуемаяоперация является только логической,. то сигналы И 5,-И., поступающие на5 3; фмультиплексор 2; равны нулю, В етомслучае выходной сигнал переноса Р.1не формируется. Для выполнения произвольной математической операции изнабора реализуемых кад настройки устройства находится...

Номер патента: 1499333

Опубликовано: 07.08.1989

Авторы: Лысиков, Седаускас

МПК: G06F 7/38

Метки: арифметико-логическая, секция

...точки зренияскорости выполнения операции Сложение (Вычитание) на фиг.4 являются сигналы внутригруппового переноса поступающего либо по цепи 29, либо 5 14 секции. В данном случае для конкретности принято, что АЛБ может выполнить не менее 28 различных операций. Набор операций может быть расширен или сужен, поскольку его величина не отражается на сущности и предмете изобретения. Важно, чтобы среди операций была хотя бы. одна арифметическая, что в данном наборе (табл.2) выполняется, По табл,2 видно, что операция алгебраического сложения (четыре ее варианта в соответствии с табл.1).определяется в данной АЛС кодом операции 111. Реализация всех операций осуществляется в блоке 3 параллельно (фиг,4),но на выход блока 3 поступает лишь тот...

Номер патента: 1501040

Опубликовано: 15.08.1989

Авторы: Бзнуни, Газияк, Саркисян

МПК: G06F 7/38

Метки: вычислительное

...с входом вида операцииарифметико-логического блока 1 ивходом величины сдвига сдвигателя 2,входы разрешения выдачи арифметико - 5логического блока 1 и сдвигателя 2соединены соответственно с первым ивторым тактовыми входами 18 и 19 устройства,адресный вход 14 которогосоединен с входом адреса блока 5 адресуемых регистров, входы разрешениязаписи и разрешения выдачи которого соединены соответственно с третьим и четве тым тактовыми вхо ами 20 и 21 устройпервого буферного регистра 3, выход которого является выходом .17 .адреса устройства, первый инАормационный вход и 25 которого соединены соответственно с первым и вторым входами разрешения выдачи регистра 6 результата,второй выход и третий информационныйвход регистра 7 и...

Номер патента: 1501041

Опубликовано: 15.08.1989

Авторы: Заблоцкий, Самусев, Шостак, Яскульдович

МПК: G06F 7/38

Метки: кода, модуль, нормализации, переполнения, признака, формирования

...разрядов кода навходе 17 транзитом передается на выходы элементов И-НЕ 12, 13. На выходеэлемента И-НЕ 11 устанавливается единичный,код, так как на входе 23 устанавливается "1", которая транзитомпередается на выход элемента И-НЕ 11.В результате на выходе 31 формируется прямой код нормализации.Если на входе 17 установлен нулевой код, то на входах 27,28 формируется единичный код, который транзи"том передается на выходы элементовИ-НЕ 12, 13. Параллельно на выходе 29формируется единичный код. 40 45 50 55 Модуль может быть использован вкачестве ячейки шифрации в устройстведля.формирования кода нормализации ипризнака переполнения. При этом нетребуется блок дешифраторов, так какС в качестве выхопов пеши,ряторов можно использовать выходы 29...

Номер патента: 1504651

Опубликовано: 30.08.1989

Авторы: Запольский, Мойса, Орлова, Подгорнов

МПК: G06F 7/38

Метки: сдвига

...второй элемент НЕ соединен со вторым входом первой группы второго5 элемента И-ИЛИ, третий вход второй группы которого .соединен со вторым входом второго элемента И, с вторым входом первой группы первого элемента И-ИЛИ, с информационным входом второго триггера и с входом третьего элемента НЕ, выход которого соединен с информационным входом первого триггера и с первым входом третьего эле мента И, выход и второй вход которого соединены соответственно с вторым входом второй группы первого элемента И-ИЛИ и с первым входом второй группы второго элемента И-ИЛИ, вход 20 первого элемента НЕ соединен со вторым входом первого элемента И, причем в узле стробирующих сигналов и режимов первый вход первого элемента ИЛИ соединен с третьим входом второго...

Номер патента: 1508206

Опубликовано: 15.09.1989

Авторы: Дрозд, Ногина, Передерий, Полин, Шапо

МПК: G06F 11/08, G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...второгосумматора, выход которого соединен спервым информационным входом первогомультиплексора, второй информационный вход которого соединен с выходомтретьего сумматора, вход первого слагаемого которого соединен с входоминформационных разрядов действительной части числа устройства, информационный и контрольный выходы которогосоединены соответственно с выходомпервого мультиплексора и с выходомблока свертки по модулю три, входыконтрольных разрядов действительнойи мнимой частей числа устройства соединены соответственно с входами первого и второго слагаемых сумматора помодулю три, выходы разрядов которогосоединены соответственно с входамипервых слагаемых первого и второгосумматоров по модулю два, входы вторых слагаемых которых...

Номер патента: 1509872

Опубликовано: 23.09.1989

Авторы: Амехо, Кисленко, Кокаев, Талышинская

МПК: G06F 7/38

Метки: вычислительное

...По мере окончания вычисления в д-й ступени(у. = 1, 2. . . 5) матричного умножителя в нее вводится новая информацияс периодомТу,Тр+ Т,+ 2, (5)при этом 2, в течение времени Тнаходится в "1", а в течение времени(Т + О) - в "О". Подача новой информации на у.-ю ступень с информационныхвходов умножителя, подсоединенных кх-й ступени, разрешается в промежутоквремени, начиная с момента времени 9,после установления 2 в" и до истецения времени Ю, после установления2, в "О". На информационных выходах40 -40с периодом Т будут появляться результаты вычислений. Узлы 3памяти обеспечивают синхронизациюпоявления и старших и ш младших разрядов результата на информационныхвыходах умножителя. Формула изобретения Вычислительное устройство, содер" жащее...

Номер патента: 1509873

Опубликовано: 23.09.1989

Авторы: Брюхович, Шкитин

МПК: G06F 7/38

Метки: выравнивания, порядков, чисел

...1 второго чисел посту5 1509 пают на входы 16 и 17 групп блока 5 сравнения и выработки управляющих сигналов, на выходах 18 или 19 групп которого, в соответствии с таблицей, вырабатывается 1-й сигнал стробирова ния информации, поступающей с входов 3 и 4 мантисс соответственно на входы 21 блоков 6 и 7 сдвига. Если ЧЧ, то управляющий 1-й сигнал1с выходов 18 блока 5 сравнения и выработки управляющих сигналов поступает на 1-й вход 22 блока 7 сдвига и тем самым осуществляет сдвиг мантиссы второго числа на Ч, - Ч ,. = 3 15 разрядов вправо. А с выхода элемента ИЛИ 8 сигнал поступает как сигнал= 0 на вход 22 группы блока 6 сдвига и стробирует мантиссу первого числа без сдвига. 20Таким образом, на выходах 2 и 13 устройства для выравнивания...