G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 980091

Опубликовано: 07.12.1982

Авторы: Дудыкевич, Стрилецкий

МПК: G06F 7/38

Метки: измерительный, функциональный, цифро-частотный

...элементы 1 и 2 сравнения могут быть выполнены в виде сумматоров, причем выходом этих элементовбудет являться выход переполнения сумматора, Тогда по входам 6 подается инверсное значение верхнего допуска Д,16 на шины 8 - инверсное значение нижнегодопуска С . По входам 7 подается прямоезначение сравниваемого числа В. По входам 9 - 11 подаются кодом значениязнаков верхнего допуска А, сравниваемо 15 го числа В и нижнего допуска С соответственно . Анализатор 5 содержит элементы НЕ 13 - 13, элементы И 14 - 14элемент ИЛИ 1 5.Устройство работает следуюшим обра 2 О зом.На входы 6 - 8 элементов 1 и 2 сравнения поступают параллельными двоичнымип двоично-десятичным Кодом амплитуды верхнего допуска сравниваемого числа и нижнего допуска...

Номер патента: 983704

Опубликовано: 23.12.1982

Авторы: Галамай, Дудыкевич, Стрилецкий

МПК: G06F 7/38

Метки: измерительный, функциональный

...8, 9,10 умножения соответ.-:ственно,Выражение (1) представляет собойалгебраическую сумму приращений числа г.10 В дополнительном реверсивном счетчике 14 формируется числоХ=3 КьЖ+КдХ+Кдх+К,д 2 д) Щ или, что то же самое15 2.=К ЯХ К О 1 а+ КИ 1 Къ д 2 (3) В дальнеишем, чтобы не загромождать выводов, значение каждого ин 20теграла, входящего в формулу (3) будем определять отдельно,Приращения Ох числа х, поступающие в виде импульсной последовательности на вход счетчика 1, после установки числа п в реверсивном счет 25чике 2, вызывают на выходе первого.блока 3 появление приращений ду,ЭО где г - текущее значение числа вреверсивном счетчике 2;в - коэффициент пересчета счетчика 1 и реверсивного счетчика 2.Приращения Оу, поступают на входвторого...

Номер патента: 983705

Опубликовано: 23.12.1982

Авторы: Аспидов, Витер, Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/38

Метки: арифметической, двоичных, логической, чисел

...одноименные разряды операндов А, ВЭ и С . На входы 13 и 14 переноса подаются сигналы переноса Е;и В. из предыдущего разряда. На группы уравляющих входов 11 и 12 подаются сигналы настройки соответственно И 1 - И 8 и И 9 - И 16. С выходов 16 и 17 снимаются сигналыпереноса в следующий разряд Е и Д, а с выхода 15-сигнал результата операцйи В;,5 983705С помощью сигналов И 1 - И 16 устройство может быть настроено на выполнение любой операции типа й = Г 1(А, В, С) + + Р 2(А, В, С) + РЗ(А, В, С). Для этого мультиплексор 1 должен быть настроен с помощью сигналов И 1-И 8 на выполнение логической функции Я я Г 1(А, В, С) + +Р 2 (А, В, С) + ГЗ(А, В, С), а мульти- . плексор 2 с помощью сигналов И 9-И 16 должен бьгть настроен на выполнение логической...

Номер патента: 993252

Опубликовано: 30.01.1983

Авторы: Антонов, Мельник, Песков, Черкасский

МПК: G06F 7/38

Метки: арифметическое

...блока 1, соединен с инверсным выходом знакового разряда сумматора 5 предыдущего блока 1.При сложении, вычитании, делении входами. устройства являются шины 13 и 14. При этом логический узел 9 пропускает через элемент ИЛИ 12 прааю (через элемент И 10) или инверсные (через элемент И 11) значения вход- ных сигналов. При умножении входами устройства являются шины 14 и 15, при извлечении корня. квадратного- шина 13. Перед началом работы все регистры сбрасываются в нулевое состояние.При умножении в первом такте первое множимое, поступающее цо шине 14, проходит на регистр 3 через элементыИ 11, ИЛИ 12, а первый множитель . -по шине 15 на регистр . 4, причем пер.вый разряд - младший разряд множи-.теля.Содержимое регистра 3 проходитна сумматор 5,...

Номер патента: 995088

Опубликовано: 07.02.1983

Автор: Яворовский

МПК: G06F 7/38

Метки: двоичном, коде, округления, числа

...в прибавлении поправки к сохраняемым разрядам числа, значения которых записаны в регистре 1 результата. Поправка формируется на элементеИ 2, выход которого соединен со счетным входом 3 триггера младшего разряда 4 регистра 1 результата. Один входэлемента И 2 подключен к выходу старшего дополнительного разряда б. Выхо-ды остальных дополнительных разрядов7 соединены с входами элемента ИЛИ 5,дополнительный вход которого подключен к выходу триггера младшего разряда 4 регистра 1 результата. Другойвход элемента И 2 подключен к входу 60элемента ИЛИ 5. Экстремальная погрешность округления имеет место при зна"чениях ф 1 в старшем допопнительном разряде б и0 во всех осталь"ных дополнительных разрядах 7. Пос кольку содержимое последних и младшего...

Номер патента: 1001085

Опубликовано: 28.02.1983

Авторы: Дрозд, Муравинец, Полин, Романов, Соколов

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...входов которых подключены к прямым выходам разрядов второго регистра, инверсные выходы которых подключены к группе вторых входов первого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход второго коммутатора под.ключен к второму входу второго сумматора, выход которого подключен к выходу устройства 1 2Недостатком известного;устройства является его низкое быстродействие.Цель изобретения - повышение быстт родействия устройства,Поставленная цель до что устройство для вычи комплексного числа, сод ры, сумматоры и коммута входы разрядов первого гистров подключены к ин5 1001Формула изобретенияУстройство для вычисления модуля комплексного числа, содержащее регист ры, сумматоры и коммутатор,...

Номер патента: 1008731

Опубликовано: 30.03.1983

Авторы: Злотник, Качков, Лысиков, Стрелкова

МПК: G06F 7/38

Метки: вычислительное

...соответственно с первым и ффвторым входами анализатора нулевыхзначений операндов, первый и второйвыходы которого являются соответственФ5 1 Одинен с пятыми входами первого ивторого элементов И; выходы элементаИЛИ и одиннадцатого элемента И являютт ся соот ветст вен но пер вым и вторым выходами анализатора, выходы элементов И с третьего по десятый являются третьим выходом анализатора,Помимо этого, поставленная цельдостигается тем, что шифратор результата содержит тринадцать элементовИЛИ, восемь элементов И, элемент НЕ,причем выходы элментов И с первогопо восьмой являются выходом шифратора, а их первые входы соединены со.ответственно с выходами элементовИЛИ с первого по восьмбй, первые входы которых соединены с первым входомшифратора,...

Номер патента: 1012240

Опубликовано: 15.04.1983

Авторы: Каневский, Куц, Некрасов, Сергиенко

МПК: G06F 7/38

Метки: арифметическое

...И, выход третьего разряда 15счетчика подключен к третьим инверсным входам второго и третьего элементов И, к второму инверсному входу шестого элемента И, к первому ин-версному входу восьмого элемента И,к первым прямым входам первого, седьмого, десятого, одиннадцатого и двенадцатого элементов И, выход четвер-того разряда счетчика подключен к четвертым инверсным входам первого и второго элементов И, к третьему инверсному входу шестого элемента И, к первым прямым входам третьего и тринадцатого элементов И, к вторым прямым входам седьмого, восьмого, десятого и одиннадцатого элементов И, выход пятого разряда счетчика подключен к четвертым. инверсным входам первого и шестого элементов И, к пя" тому инверсному входу второго элемента И, к...

Номер патента: 1012241

Опубликовано: 15.04.1983

Авторы: Жабин, Корнейчук, Селезнев, Тарасенко

МПК: G06F 7/38

Метки: деления, чисел

...ной двоичной системе счисления с цифрами 1,0 и -1, Такой блок деления может быть выполнен, например по иэйестйой схеме. Входы установки исходного состояния регистров блока 4 соединены с его входом установки (управляющие входы и вход синхрони эации этого блока на чертеже не показаны). Ь каждомм 1 -м цикле вычйс" лений (где 1 = 1,2,3 ф) этот блок при пОследовательном поступлений на его входы разрядов мантисс операндов с весом 2формирует на своих выхо-. дах разряды мантиссы частного с ве сом 23 , т.е, разряды Мантиссы част ного вычисляются с запаздыванием на три цикла. При этом обеспечивается совмещение во времени процессов пО разрядного ввода мантисс операндов 45 и их обработки.Цифры избыточной двоичной системы, с помсарю которых...

Номер патента: 1013945

Опубликовано: 23.04.1983

Авторы: Антонов, Кондратюк, Черкасский

МПК: G06F 7/38

Метки: масштабирующее

...входами коммутаторов второй группы, выходы которых соединены с информационными входамикоммутаторов третьей группы, выходыкоторых, начиная с третьего являютсявыходами устройства, выходы дешифратора соединены с управляющими входами коммутаторов, содержит сумматор и элемент запрета, причем выходы первого и второго коммутатсров третьей группы соединены соответственно с управляющим и информационным входамиэлемента запрета, выход которого подключен к первому входу первого разряда сумматора, первый вход второго разряда которого подключен к выходу первого коммутатора третьей группы, первые входы остальных разрядов сумматора подключены к шине логического нуля устройства, при этом первые входы разрядов сумматора являются инверсными,...

Номер патента: 1022152

Опубликовано: 07.06.1983

Авторы: Вираховский, Никитин, Чемезов

МПК: G06F 7/38

Метки: арифметическое

...итерациив Кп-И" пй С-ДЩ (Ц;- номер итерации,Хо Ч 0 - начальные данные.Это арифметическое устройство. содержит три сдвиговых регистра, три сумма-.тора=вычитателя и два коммутирующихблока 1Недостатком данного устройства является изменение масщтаба результатов вычислений.40Наиболее близким к предлагаемому потехнической сущности является арифметическое устройство, содержащее три сдви.-1. говых регистра, четыре коммутирующихблока, семь сумматоров-вычитателей, Это 45устройство производит коррекцию масщтабов результатов на каждой интерации 2Недостатксм известного устройстваявляется большой объем оборудования,Кроме того, введение коррекции на каж, дой итерации снижает быстродействие устройства.Цель изобретения - повышение быстродействия и...

Номер патента: 1024904

Опубликовано: 23.06.1983

Авторы: Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/38

Метки: арифметико-логическое, двоично-десятичное, накапливающего, типа

...при этом каждый .элемент памяти содержит триггер и элемент задержки, вход которого подключен к входу элемента памяти, выход элемента задержки подключен к счетному входу триггера, выход которого подключен к выходу элемента памяти, выход блока коррекции каждой тетрады разрядов устройства подключен к пер" вым входам элементов ИЛИ данной тет" рады устройства, второй вход первого элемента ИЛИ данной .тетрады разрядов устройства подключен к выходу пере 1 носа из первого разряда данной тет" рады разрядов устройства, выход пер",вого элемента ИЛИ данной тетрадыразрядов устройства соединен с вхо" . дом переноса во второй разряд данСхема предлагаемого устройства 45 реализует 16 логических операций над кодами А и В, операцию, арифметичес"...

Номер патента: 1024905

Опубликовано: 23.06.1983

Авторы: Абакумов, Бантюков, Бантюкова, Голуб, Малиновский

МПК: G06F 7/38

Метки: вычисления, двух, квадратов, разности, чисел

...функциональная схема устройства для вычисления разности квадратов двух чисел,Устройство содержит накапливающий сумматор 1, сцетцик 2, первый, второй и третий триггеры 3-5, первый и второй элементы ф 6 и 7, первый и второй элементы ИЛИ. 8 и 9, первый и второй элементы 10 и 11 задержки, группу 12 элементов И, первый и второй формирователи 13 и 14 импульсов, причем входы установки в "1" второго и третьего триггеров 4 и 5 являются первым и вторым инфоомационными входами 15 и 16 устройства, прямой и инверсный выходы первого триггера 3 являются знаковыми выходами 17 и 18 устройства, прямой выход вто.рого триггера 4 соединен с первымивходами второго элемента И 7 и второго элемента ИЛИ 9, прямой выходтретьего триггера 5 соединен с вторыми...

Номер патента: 1030798

Опубликовано: 23.07.1983

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/38

Метки: выравнивания, порядков, чисел

...динамический регистр, дватриггера, одноразрядный сумматор, бувеерный регистр, семь элементов И,шесть элементов запрета, одиннадцатьэлементов ИЛИ, причем первый и второйвыходы блока сравнения подключены квходам первого и второго. триггеров20соответственно, нулевые выходы которых соединены соответственно с первыми входами первого и второго элементов ИЛИ, первым и вторым входами первого элемента И, выход которого соединен с ниной конца выравнивания порядков и управляющим входом первого элемента запрета, вход которого соединен с первой тактовой шиной и управляющим входом второго элемента запрета, вход которого соединен с выходом бубер ного регистра, вход которого соединен с выходом переноса одноразрядного сумматора, первый и...

Номер патента: 1043636

Опубликовано: 23.09.1983

Авторы: Домнина, Ефремов, Малинин, Миронов

МПК: G06F 7/38

Метки: округления, числа

...соединен с выходом прямого значения старшего разряда регистра дополнительныхразрядов числа, содержит элемент И-НЕ и элемент ИЛИ-Н, входы которого соединены с выходом иннерсного значения старшего разряда регистра дополнительных разрядов числа ивыходами прямых значений остальных разрядов регистра дополнительных разрядов числа, выход элемента ИЛИ-НЕ соединен с первым входом элемента И-НЕ и счетным входом триггера, выход которого соединен. с вторым входом элемента И-НЕ, выход которого подключен к третьему входу элемента И, выход которого подключен к входу счетчика.ФНа чертеже представлена функциональная схема предлагаемого устрой"ства.Устройство содержит счетчик 1, регистр 2 дополнительных разрядов числа, элемент ИЛИ"НЕ 3, триггер 4 (со...

Номер патента: 1048471

Опубликовано: 15.10.1983

Авторы: Кострова, Макарычева, Моисеев, Потоцкий, Чихирев

МПК: G06F 7/38

Метки: двоичного, кода, разрядного, уплотнения

...входом устройства, е второйвход соединен с выходом первоговспомогательного регистра входкоторого соединен с вторым выходомузла коммутирующих элементов, третийвход которого соединен с первымвыходом первого регистра исходнойинформации, вторые вход и выход которого соединены соответственно свыходом и входом второго вспомогательногорегистра, при этом узелвосстановления содержит К групп подва коммутирующих элемента в каждойгруппе, причем первые и вторые уп"равляющие входы коммутирующих элементов 1 -й группы соединены соответственно с (2-1) -м и (21) -м разрядами управляющего входа узла восстановления, выход первого и второгокоммутирующих элементов 1 -й группыявляются соответственно 2(К)+ 2 -ми 2(К -1) +11 -м разрядами выходаузла...

Номер патента: 1053101

Опубликовано: 07.11.1983

Авторы: Василевский, Григорьев, Слюсарев

МПК: G06F 7/38

Метки: информации, сдвига

...содержащее входной коммутатор, первыйи второй комбинационные сдвигатели, выходной регистр, причем первый и второй входы входного коммутатора со-,. единены .соответственно с первой и второй входными шинами устройства, управляющий вход второго комбинационного сдвигателя соединен с входной шиной кода сдвига устройства, выход второго комбинационного сдвигателя соединен с входом выходного регистра, выход выходного регистра соедйнен с выходной шиной устройства, дополнительно содержит группу элементов НЕ, коммутатор числа .сдвигов и коммутатор сдвигаемой информации, причем входы элементов НЕ и первая группа входов коммутатора числа сдвигов соединены.с соответствующими разрядами входной шины кода сдвигов устройства, выходы элементов НЕ...

Номер патента: 1056181

Опубликовано: 23.11.1983

Авторы: Возняк, Домбровский, Дуда

МПК: G06F 7/38

Метки: двоичных, нормализации, чисел

...невысокое быстродействие.Цель изобретения - повышение быстродействия устройства для нормализации двоичных чисел,Поставленная цель достигается 55тем, что устройство для нормализации двоичных чисел, содержащее узеланализа, сдвигатель, регистр порядка,шифратор, причем вход устройствасоединен с информационным входомсдвигателя и входом узла анализа,выход шифратора сообщен с управляющим входом сдвигателя и входом регисхра порядка, выходы сдвигателя и регистра порядка являются соответственно первым и вторым выходами уст" 65 ройства, содержит преобразователь двоичного кода тетрад в код количест ва нулевых старших разрядов в тетрадах и коммутатор, причем вход узла анализа соединен с входом преобразователя двоичного кода тетрад в код...

Номер патента: 1057940

Опубликовано: 30.11.1983

Авторы: Балюк, Дядюра, Каневский, Лозинский, Пененко

МПК: G06F 7/38

Метки: вычислительное

...сое"3 1057динены с второй группой инАормацион -ных входов сумматора, управляющиевходы регистра и блока задержки соединены соответственно с четвертыми пятым выходами микропрограммногоблока управления,Гпок задержки содержит (1-1) групппо и триггеров в каждой (и"числоразрядов, на которое производитсяумножение), 1 сэлемента задержки, 10элемент И, генератор импульсов, триггер управления, причем управляющийвход блока задержки соединен с уставковленным входом триггера управления, выход кбторого соединен с 15первым входом элемента И, второй входкоторого соединен с выходом генератора импульсов, входы триггеров первой группы соединены с информационным входом блока задержки, выходы 20триггеров каждой из групп соединеныс соответствующим выходом...

Номер патента: 1062688

Опубликовано: 23.12.1983

Авторы: Имнаишвили, Цирамуа

МПК: G06F 7/38

Метки: арифметический, модуль, управляемый

...элементов И 3 - 13, четыре элементаИЛИ 14 - 17, управляюцие входы 18.26, информационные входы 27 - 32,выходы 33 - 38,45 50 55 На управляющие и информационныевходы управляемого арифметическогомодуля подаются следующие сигналы:Ч - Ч - управляющие сигналы уп 9равляющие входы 18 - 26соответственно);Х - 1-й - разряд кода Х первыйинформационный вход 27;О + 1- содержимое соседнегостаршего разряда второй .информационный вход 28; 60 65 вход второго. элемента И соединен с первым входом седьмого элемента И, вторые входы второго элемента И и седьмого элемента И подключены соответственно к первому и второму вы ходам управляемого арифметическогомодуля, а также соответственно к инверсному и прямому выходам дополнительного триггера, единичный вход...

Номер патента: 1080135

Опубликовано: 15.03.1984

Авторы: Волощенко, Нечаев

МПК: G06F 7/38

Метки: вычислительное

...памяти, разрядные выходы регистра второго операнда соединеныс адресными входами второго блокапамяти, управляющий вход преобразователя прямого кода в дополнительный соединен с входом задания режима умножения или деления устройства, разрядные выходы сумматора сое"динены с адресными входами третьего.0 0 10 2 0 15 0 16 блока памяти, информационные выходы которого соединены с разрядными входами регистра результата, дополнительно содержит два сдвигателя, группу элементов И, причем вход показателя степени первого операнда устройства соединен с управляющим входом первого сдвигателя, информационные входы которого соединены с информационными входами первого .блока памяти, разрядные выходы первого сдвигателя .соединены с входами первого...

Номер патента: 1083193

Опубликовано: 30.03.1984

Автор: Фарбер

МПК: G06F 7/10, G06F 7/38, G06F 7/60 ...

Метки: округления, чисел

...блок задержки и генератор распределенных по треугольному закону случайных чисел, выход -го (:1,празряда которого соединен с входом 1-го элемента НЕ группы, выход которого подключен к входу -го разряда второй группы блока сравнения, вторые входы элементов И второи группы подключены к выходу блока задержки, вход которогоподключен к выходу дешифратора команды округления. и объединен с входом запуска генератора распределенных по треугольному закону случайных чисел, выход (и+1) -го разряда которого соединен с вторым входом сумматора.На чертеже представлено устройстводля округления чисел,Устройство состоит из регистров1-3, групп элементов И 4 и 5, дешифратора б команды округления, блока 7сравнения, группы элементов НЕ 8,генератора 9...

Номер патента: 1084797

Опубликовано: 07.04.1984

Авторы: Морозов, Трусов

МПК: G06F 7/38

Метки: двоичном, единиц, количества, числе

...4соединен с вторым нулевым входом( 1 + -)-го разряда регистра и соот 25 3 . 108 ми входами соответствующих элементов ИЛИ первой группы, выход каждого ;1-го элемента И первой группы ( 1 4й ) соединен с нулевым входом25 1 -го разряда регистра и вторым входом 1 -го элемента ИЛИ первой группы, выход каждого-го элемента И пер 11вой группы ( - с 1 4 О ) соединен с2 10 первым нулевым входом 1 -го разряда регистра и соответствующим входом первого элемента ИЛИ, выход каждого к -го элемента И первой группыО(- с 1 с И - 1) соединен с вторым 15 входом к -го элемента ИЛИ первой группы, единичный выход второго триггера соединен с третьими входами всех элементов ИЛИ первой группы и инверсным входом первого элемента И первой группы, выход каждого...

Номер патента: 1089577

Опубликовано: 30.04.1984

Авторы: Мельник, Цмоць

МПК: G06F 7/38

Метки: арифметическое

...регистра (+1)-го вычислительного блока, выходы элементов ИЛИ 5второй группы и-го вычислительногоблока являются третьим информационнымвыходом устройства, причем в каждомвычислительном блоке выходы третьегои четвертого элементов И соединены 10соответственно с входами второго элемента ИЛИ, выходы элементов И е третьей по седьмую группы соединены соответственно с входами элементов ИЛИ,второй группы, (и+1)-й выход которой 15соединен с вторым входом четвертогоэлемента И, второй вход третьего элемента И соединен с четвертым выходомпервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, прямой выход которого соединен с вторым 20входом второго элемента И, выходы разрядов первого регистра соединены сосдвигом на один разряд влево с вторыми входами И третьей группы и...

Номер патента: 1091156

Опубликовано: 07.05.1984

Автор: Рувинский

МПК: G06F 7/38

Метки: сдвига

...соответственно с первыми входами элементов И первой и второй групп, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, выходы элементов И строк матрицы соединены соответственно с входами соответствующих элементов ИЛИ первой группы, выходы которых соединены с выходной шиной устройства, вход дешифратора соединен с шиной младших разрядов кода величины сдвига устройства, содержит вторую и третью группы элементов ИЛИ, третью группу элементов И, третий элемент И, причем разряды шины младших разрядов числа устройства соединены соответственно с вторыми входами элементов И первой группы, выходы которых...

Номер патента: 1091164

Опубликовано: 07.05.1984

Авторы: Кныш, Мельников, Харченко

МПК: G06F 7/38

Метки: выделения, двоичного, единиц, кода, последовательного

...с единичными входами триггеров первого регистра 2.Недостатком этого устройства являетсябольшой объем оборудования,Цель изобретения - сокращение объемаоборудования.Поставленная цель достигается тем, чтов устройство для последовательного выделения единиц из двоичного кода, содержащее регистр, группу элементов И и элементИ, причем единичные входы регистра являются информационным входами устройства, единичные выходы разрядов регистрасоединены с первыми входами одноименныхэлементов И группы, введен элемент ИЛИ, З 5причем выходы элементов И группы являются выходами устройства, инверсный выход каждого 1-го (1=1 п, где и - разрядность кода) разряда регистра соединен с сответствующими входом (1+1) -го и последующих элементов И группы, тактовый...

Номер патента: 1100618

Опубликовано: 30.06.1984

Авторы: Безмен, Казимирский, Святкин, Семашко

МПК: G06F 7/38

Метки: многофункциональное

...выходом второго коммутатора, дополни тельно содержит элементы И, НЕ, ИЛИНЕ и третий коммутатор, причем первый коммутатор содержит дополнитель но шесть элементов И, второй коммутатор содержит дополнительно шесть элементов И, третий коммутатор содержит семнадцать элементов И и один элемент ИЛИ, третийи четвертый ин- З 0 формационные входы устройства подключены к входам третьего и четвертого элементов НЕ устройства соответственно, первый настроечный вход уст. ройства подключен к первым входам элемента ИЛИ-НЕ, первого и второго элементов И и к входу пятого элемен та НЕ, второй настроечный вход устройства подключен к вторым входам элемента ИЛИ-НЕ и первого элемен та И, к первому входу третьего элемента И и к входу шестого элемента НЕ, выход...

Номер патента: 1104505

Опубликовано: 23.07.1984

Авторы: Волощук, Дрозд, Муравинец, Полин, Романов

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...выходам первого регистра 1 соответственно, (0-2) старших разрядов которого подключены к первой группе входов третьего сумматора 7 соответственно, вторая группа входов которого подключена к прямым выходам разрядов второго регистра 2 соответственно, прямые выходы (И) старших разрядов которого подключены к второй группе входов второго сумматора 5 соответственно, выходы разрядов второго 5 и третьего 7 сумматоров подключены к первой и второй группам информационных входов первого коммутатора 8 соответственно, выходы которого подключены к выходам устройства, к первой группе входов блока 10 свертки по модулю три подключены нечетные выходы первого 8 и второго 9 коммутаторов и выходы четных разрядов первого 3 и второго 4 регистров контрольных...

Номер патента: 1105909

Опубликовано: 30.07.1984

Авторы: Волощенко, Петренко

МПК: G06F 7/38

Метки: арифметическое

...входы разрядов второго операнда устройства с первого по(3-1) -й подключены к первым входам вторых эле ментов И ячеек матрицы сЬответствующих столбцов, вход 3-го разряда второго операнда устройства подключен к первым входам вторых элементовИ ячеек матрицы 3-го столбца с )О первой по (М) -ю, входы разрядов третьего операнда устройства подклюЪчены ко вторым входам первых элементов И ячеек матрицы соответствующих строк, входы разрядов четвертого операнда устройства с первого по М)-й подключены ко вторым входам вторых элементов И ячеек матрицы соответствующих строк, вход М -го разряда четвертого операнда устройства подключен ко вторым входам вторых 20 элементов И ячеек матрицы М-й строки с первой по (3-1)-ю, в каждой ячейке матрицы...

Номер патента: 1117632

Опубликовано: 07.10.1984

Авторы: Белков, Братальский, Иванова, Свирский

МПК: G06F 7/38

Метки: информации, сдвига

...через элемент НЕ к входу тре-, 50 тьего разряда кода маски расстановки устройства и к шине логического "О" устройства, информационные входы вто рого мультиплексора -,к входу третьего разряда кода маски расстановки 55 устройства к шинам логического "О" и "1" устройства и через элемент НЕ к входу третьего разряда кода маски 32 4 расстановки устройства, информационные входы третьего мультиплексора соединены попарно с шинами логического "О" и "1" устройства, информационные входы четвертого мультиплексора объединены и соединены с входом третьего разряда кода расстановки кода маски устройства управляющие входы мультиплексоров второго узла Формирования кодов расстановки подключены соответственно к входам четвертого и пятого разрядов...