G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 1124284

Опубликовано: 15.11.1984

Автор: Волощенко

МПК: G06F 7/38

Метки: вычислительное, матричное

...причем каждая ячейка содержит одноразрядный сумматор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, пятый вход ячейки соеди нен с пятым выходом ячейки и первым входом элемента ИСКПЮЧАЮЩЕЕ ИПИ, второй вход которого соединен с вы;ходом элемента И, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом сумматора, второй вход, выход суммы, вход переноса и выход переноса которого соединены соответственно с третьим входом, третьим выходом первым входом и первым выходом ячейки, первый вход элемента И соединен с вторым входом и вторым выходом ячейки, второй вход элемента И соединен с четвертым входом и четвертым выходом ячейки, содержит стол бец из И управляющих .узлов, причем первый вход р-й ячейки дополнительного столбца матрицы подключен к...

Номер патента: 1125623

Опубликовано: 23.11.1984

Авторы: Дрозд, Муравинец, Николаева, Романов

МПК: G06F 7/38

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...соединены соответственно с пятого по (и+2)-й разрядами первой группы входов сумматора-вычитателя, разряды с первого по четвертый которой соединены с шиной логического нуля устройства, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы объединены и соединены с выходом второго разряда регистра аргумента, выходы с третьего по 11 -й разрядов Которого соединены соответственно с вторыми входами 55 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, узел вычитания устройства выполнен в виде сумматора-.вычитателя, первый,второй и седьмой разряды первой группы входов и второй разряд второй группы входов которого соединены с шиной логической единицы устройства, а остальные разряды первой группы входов и первый разряд второй группы входов узла вычитания...

Номер патента: 1136147

Опубликовано: 23.01.1985

Авторы: Владимиров, Духнич, Заярный, Митраков, Орлов

МПК: G06F 7/38

Метки: вычислительное

...информационный выход которого соединен с вторым информационным входом второ о сумматора-вычитателя, информационный выходкоторого соединен с вторым информационным входом четвертого сумматоравычитателя, информационный выходкоторого соединен с последовательныминформационным входом третьего блокарегистров и третьим информационнымвыходом устройства, информационныйвыход пятого коммутатора соединен свторым информационным входом пятогосумматора-вычитателя, информационный вход первого элемента задержкисоединен с выходом старшего разряда второго коммутатора, информационный вход второго элемента задержки соединен с выходом старшегоразряда третьего коммутатора, информационный выход третьего сумматоравычитателя соединен с первым...

Номер патента: 355619

Опубликовано: 07.02.1985

Авторы: Громов, Панферов, Фельдман

МПК: G06F 7/38

Метки: запятой, плавающей, сложения, чисел

...каналов 8 и 7. Последние подключены к схеме установки триггеров каналов 9, соединенной с анализатором порядков 6, устройством управления 10.и схемой сравнения кодов 12. Выход сумматора 3 связан со схемой коррекции 4 результата, которая по входу соединена со схемой 5 формирования порядков. Триггер блокировки 14, схема установки которого 13 связана со схемой управ-. ления 10 и анализатором порядков 6, связан со схемой сравнения кодов 12. Схема коррекции 4.и устройство управления 10 соединены со счетчиком разрядов 11, который подключен к схеме сравнения кодов 12, Выход схемы коррекции 4 соединен со входом накопителя 1, а выходы схем накопителя - с анализатором порядков 6, схемой Формирования порядков 5 и блоком вентилей 2 и 15. Выход...

Номер патента: 1140113

Опубликовано: 15.02.1985

Авторы: Велюго, Лопато, Шостак, Шумейко

МПК: G06F 7/38

Метки: данных, сдвига

...группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем первые входы и выходы элементов ИСКЛЮЧАКЩЕЕ ИЛИ группы являются.соответственно информационным входом и выходом узла инвертирования, первыйи второй управляющие входы которогосоединены с первым и вторым входами 4 Оэлемента И, выход которого соединенс.вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы,На фиг.1 приведена структурная схема устройства для сдвига данных; 45 на фиг.2 - функциональная схема узла инвертирования; на фиг.3 - функциональная схема первого коммутатора.Устройство для сдвига данных содержит сдвигатель 1, узел 2 инверти рования, дешифратор 3 нуля, первый шифратор 4, первый коммутатор 5, второй шифратор 6, второй коммутатор 7, элемент 8 сравнения, вход 9 типа нормализации,...

Номер патента: 1141399

Опубликовано: 23.02.1985

Авторы: Каневский, Куц, Лозинский, Сергиенко

МПК: G06F 7/38

Метки: вычисления, функций, элементарных

...И блока управления - с управляющими входамипервого, второго и третьего регистров,выход пятого элемента И блока управления - с единичным входом триггера,выход четвертого элемента ИЛИ блока управления - с управляющими входами первого и третьего сумматоров,выход пятого элемента ИЛИ блока управления - с управляющим входом второго сумматора,На фиг. 1 представлена структурная схема предлагаемого устройства,на Фиг. 2 - структурная схема блока ЗОуправления устройства.Устройство (фиг. 1) содержит спервого по четвертый регистры 1-4,первый, второй и третий сумматоры5-7, первый и второй сдвигатели 8 и9, блок 10 памяти констант, первыйи второй коммутаторы 11 и 12, триггер 13, элемент И 14, двоичный счет-чик 15,блок 16 управления, генератор 17...

Номер патента: 1149245

Опубликовано: 07.04.1985

Автор: Волощенко

МПК: G06F 7/38

Метки: вычислительное, матричное

...соответствующих корректирующих ячеек столбца, вторыевходы, третьи выходы и третьи входыкоторых соединены соответственно свторыми выходами, первыми входамисоответствующих ячеек первого столбца матрицы и вторыми выходами соответствук 4 цих узлов настройки столбца, второй вход ш-го узла настройкистолбца соединен с выходом ш-гоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы,третьи входы узлов настройки группыподключены к третьей группе информационных входов устройства, третийвыход ш-го узла настройки столбцаподключен к четвертому входу 1-ойячейки ш-го столбца матрицы (1=ш+1,ш+2Н), четвертый и пятый входывсех узлов настройки соединен соответственно со вторым и третьим входами задания режима устройства:, четвертые входы всех корректирующихячеек подключены к...

Номер патента: 1149278

Опубликовано: 07.04.1985

Авторы: Гришкин, Дапин, Песошин, Софронов

МПК: G06F 7/38, G06F 7/60, G06F 7/70 ...

Метки: вероятностное, конечно-разностных, решения, уравнений

...при пос.троении первой и второй траекториислучайного блуждания из стартовогоузла сеточной области; на фиг. 9 -временная диаграмма работы устройства при выходе первой траектории награницу области; на фиг. 10 - временная диаграмма окончания работыустройства,Вероятностное устройство (фиг.1) 20имеет вход 1 начала счета, выход 2окончания счета, вход 3 установкиначального адреса, блок 4 обходаобласти, блок 5 вычисления адреса,блок 6 элементов ИЛИ, первый 7 ивторой 8 адресные регистры, блок 9управления, вход 10 установки размерности исследуемой области, блок11 случайного блуждания, информационный вход 12, информационный выход 13,З 0оперативный запоминающий блок 14,регистр 15 числа, арифметико-логический блок 16, вход 17 установкичисла...

Номер патента: 1151953

Опубликовано: 23.04.1985

Авторы: Зорин, Каневский, Лозинский

МПК: G06F 7/38

Метки: вычисления, парных, произведений, сумм

...накапливающего сумматора 5 соединены с шиной 55тактового входа устройства.ВНщцщ Заказ 2324/37Филиал,ППП "Патент",1 115Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислительных систем для вычисления выражений вида АВ+АВ++А,ВкаЦель изобретения - уменьшение количества оборудования устройства,На чертеже показана блок-схема устройства. 10Многовходовой сумматор может быть реализован различными способаии. Например, он может быть синтезирован по логическим уравнением К-входового сумматора, 15В расширение серии К 1802 начинается выпуск микросхем четырехвходового сумматора на 4 разряда, в состав которога входят 4 входных регистра, комбинационный четырех- д , входовой сумматор и...

Номер патента: 1160395

Опубликовано: 07.06.1985

Авторы: Авгуль, Герцев, Мищенко, Пархоменко, Терешко

МПК: G06F 7/38

Метки: арифметико-логический, модуль

...первОго элемента равнозначности соединен с первым входом четвертого элемента равноэначО ности, второй вход которого соединен с четвертым входом модуля, выход пятого элемента равнозначности является вторым выходом модуля, третий вход модуля соединен с третьим входом пер-"5 вого элемента равнозначности, первый вход модуля соединен с вторым входом второго элемента равнозначности, выход. которого соединен с вторым входом третьего элемента равнозначности,вы О ход которого соединен с вторым входом четвертого элемента равнозначности.На чертеже представлена схема предлагаемого модуля. 55Модуль содержит логические элементы 1 - 5 равнозначности, входы 6 - 9, выход 10 арифметических операций и 395 2выход 11 переноса (заема) и результата...

Номер патента: 1160396

Опубликовано: 07.06.1985

Авторы: Кричевский, Любарский

МПК: G06F 7/38

Метки: вычислительное, длиной, операндов, переменной

...блока соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с первым управляющим входом блока маскирования и выходом длины маски регистра настройки, второй и третий выходы шифратора операций соединены соответственно со вторым управляющим входом. блока маскирования и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистра настройки, выход блока маскирования является выходом результата устройства, вход шифратора операций является входом вида операций устройства, содержит второй и третий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскирования,...

Номер патента: 1164695

Опубликовано: 30.06.1985

Авторы: Букатин, Яблонский, Ялин

МПК: G06F 7/38

Метки: сдвига

...информации, в противном случае - перестановку информации, поступающей по его перво му и второму входам.Шифратор 2 представляет значение вектора А в вектор В согласно следующей таблице (для п=4).Старший значащий разряд вектора Аопределяет размер группы исходной ин-формации, в которой происходит циклический сдвиг. Величина сдвига опреде - ляется младшими разрядами вектора А. 1 1164Изобретение относится к вычислительной технике и может быть использовано для преобразования информации.Цель изобретения - расширение функциональных возможностей за счет выполнения циклического сдвига в группах разрядов.На фиг.1 представлена структурная схема устройства для сдвига, на фиг.2 - структурная схема матрицы . 1 О коммутаторов (для п=4).Устройство для...

Номер патента: 1166096

Опубликовано: 07.07.1985

Авторы: Гурьянов, Козюминский

МПК: G06F 7/38

Метки: накапливающий, сумматор

...И, первый вход которого является входом коррекции разряда,а второй вход подключен к входу разрешения коррекции устройства, крометого, каждая тетрада сумматора выполиена с узлом коррекции, информационные входы которого подключены к выходам второго, третьего и четвертогоразрядов тетрады, а выход узла коррекции подключен к входам коррекции 25второго, третьего.и четвертого разрядов тетрады, причем узел коррекциисодержит пять элементов И, три эле-мента ИЛИ и триггер, нулевой входкоторого подключен к управляющему 30входу устройства, а единичный - квыходу переноса четвертого разрядатетрады, инверсный выход триггераподключен к первому входу .первогоэлемента И узла коррекции, второй З 5вход которого подключен к первым входам первого элемента...

Номер патента: 1170448

Опубликовано: 30.07.1985

Авторы: Гончаренко, Жабин, Корнейчук, Лысенко, Макаров, Репко, Тарасенко

МПК: G06F 7/38

Метки: вычислительное

...блока, выходы сдвига влево, сдвига вправо и переноса которого соединены соответственно с входами с первого по третий логических условий микропрограмного блока управления, выходы операционных полей которого с первого по Ь+3)-й соединены соответственно с управляющими входами регистров- операндов группы, регистра-аккумулятора, коммутатора и арифметика-логического блока, содержит коммутатор цифры результата, причем выходы двух старших разрядов регистра-аккумулятора соединены с информационным входом коммутатора цифры результата, выход которого соединен с четвертым входом логических условий микропрограммного блока управления, (1+4)-й выход операционных полей которого соединен с управляющим входом коммутатора цифры.На фиг, 1...

Номер патента: 1176321

Опубликовано: 30.08.1985

Авторы: Фернеза, Черкасский

МПК: G06F 7/38

Метки: арифметико-логическое

...в "0" по Я -входу сиг-, налом с шины 37, хотя на вторых входах элементов И 50 установлены "1" по инверсным выходам триггеров 48, Сигнал "0" на выходе элемента И 39 держит закрытыми элементы И 49 всех, узлов 46 анализа и не позволяет про 11763215 0 15 20 25 ЗО 35 40 45 50 55 ходить "1", которые могут появиться на шине 28 и через элементы 47, 48 и 50 пройти на шину 27.При выполнении сортировки тактовые импульсы поступают через элемент И 40 на выход 34 и одновременно через элемент И 39 при сигнале "1" на выходе 23 на вход счетчика 43 и дешифратора 44. По завершении отсчета счетчиком 43 и тактов на выходе дешифратора 44 появляется "1"Г которая закрывает элемент И 40 и т 1 рекращает дальнейшее поступление тактовых импульсов на выход 34...

Номер патента: 1179318

Опубликовано: 15.09.1985

Авторы: Манько, Никонов, Сависько

МПК: G06F 7/38

Метки: округления, числа

...разрядов повходу 9 заносятся в регистр 2. С приходом в устройство синхросигнала по входу 7 он поступает на синхровходы регистров 1 и 2 и обеспечивает перепись их содержимого соответственно всчетчик 5 и дешифратор 3. В зависимости от значения кода, поступившего с регистра 2, единичный сигнал появляется на строго определенном выходедешифратора 3. Со входами элемента 4соединяются только те выходы дешифратора 3, на которых единичный сигналпоявляется при поступлении с регистра 2 разрешенных кодовых комбинацийокругления. Разрешенными кодовымикомбинациями округления являются любые кодовые комбинации в Г старшихразрядах регистра 2, которые являются служебными и не должны влиять нарезультат округления, и строго определенные кодовые...

Номер патента: 1179319

Опубликовано: 15.09.1985

Авторы: Василевский, Григорьев, Козелл, Слюсарев

МПК: G06F 7/38

Метки: переполнения, сдвигателя, фиксации

...Выходная информация 20 10 ХХХХХХ 1 1 ОХХХХХ0001 0010 0011 0100 01 01 0110 0111 1000 11 10 ХХХХ25 11110 ХХХ 111110 ХХЗО 1111110 Х 11111110 1111111135 Составитель А.КлюевРедактор С.Тимохина Техред Т,Фанта Корректор И.Эрдейи Заказ 5676/50Тираж 710 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений ч открытий 113035, Москва, Б, Раушская наб., д.4/5Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано в процессорах быстродействующих ЭВМ.Целью изобретения является уменьшение объема оборудования,Схема устройства для фиксации переполнения сдвигателя представленана чертеже.Устройство для фиксации,переполнения сдвигателя содержит группуэлементов НЕ,...

Номер патента: 1187160

Опубликовано: 23.10.1985

Автор: Юдичев

МПК: G06F 7/38

Метки: сдвига

...влево слова, вход 14циклического сдвига вправо слова,вход 15 циклического сдвига влевослова, выход 16 результата,Устройство для сдвига работаетследующим образом.Данные с входа 1 устройствапоступает на входы элементов И 6группы, где происходит их маскиро- З 0ванне маской со входа 10 устройства. Данные с выхода элементов И 6группы поступают на входы элементов И 7 матрицы сдвига. Код сдвигас входа 9 устройства поступает надешифраторы 2 группы, Младшие разряды кода сдвига поступают также навходы первого 3 и второго 4 дешифраторов. 25 При выполнении сдвига разрядов на 40 вход 11 подается уровень логической единицы, а на входы 12-15 - логический ноль. Этот потенциал открывает дешифраторы 2 группы, которые дешифрируют информацию (прямой код),...

Номер патента: 1193661

Опубликовано: 23.11.1985

Авторы: Бабушкин, Братальский, Златников, Рябуха, Сыроватский

МПК: G06F 7/38

Метки: арифметическое

...5 и 11 выполняют сдвиг влево при нулевом значении входа направления сдвига и вправо при единичном.Арифметическое устройство работает следующим образом, 5 10 15 20 25 ф 30 35 40 45 50 55 Комплексные числа, над которыми выполняются операции сложения-вычитания, размещаются в блоке 1 местной памяти. Каждое комплексное число (например,.число А) хранится в одной ячейке памяти и представляется мантиссой вещественной части (ВеА), мантиссой мнимой части (1 шА) и порядком (ПА) общим для вещественной и мнимой частей числа.Под управлением счетчика 2 адресов операндов осуществляется выборка из блока 1 местной памяти первого А и второго В операндов и выдача их в блок 3 выравнивания. При этом порядки первого ПА и второго ПВ чи-, сел поступают...

Номер патента: 1193662

Опубликовано: 23.11.1985

Авторы: Дрозд, Панченко, Полин, Соколов, Стручев

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...10 по модулю три, первыйд сумматор 11 по модулю два,второ сумматор 12 по модулю два, блок 13 свертки по модулю три.Устройство работает следующим образом.В начальный момент времени в регистры 1 и 2 и регистры,З и 4 контрольных разрядов заносятся соотв тственно н-разрядные мантиссы прямых кодов деиствительной а и мнимой "о составляющих комплексного числа и контрольные разряды по моду.дю три этих мантисс 1 са и 1 сЬ.На выходе сумматор 7 определяется результат М 1 сложения кода действительной составляющей со сдвинутым вправо на один разряд кодом мнимой составляющей, т.е.М 1 = о+ 1/2 Ь.Йладшй разряд Ь кода Ь, не участвующий в образовании числа М 1, подается на первый информационный вход второго коммутатора 9.На выходе третьего сумматора 7...

Номер патента: 1196850

Опубликовано: 07.12.1985

Авторы: Бабич, Купреев, Прозоров, Рогозин, Стасюк, Трощенко

МПК: G06F 7/38

Метки: вычисления, функций

...- 7 вых(х+ч Рход значения функций в - 8 выл(х-ч)ход значения функций в -ч - 9 выфходы 10 значения функциихУстройство для вычисления функций предназначено для вычисления Функции видахгч Чг х Ч 2 (Хч Ч (Х-Ч)2 2 2 2=Ы --- ) - е - МХ " Х 2 Х 3 Х ф,- = о( (1) Хи работает следующим образом. Представим функциональные возможности (1) в разрядной форме в следующем видеч 9 ч ч оч ч ч оч .Чй,=1, -ЧЫ =Ых г ч ,=Д-ь;ч ч дч ч дчХЧ 4 ЧЫ=с, Ч- хо=О 1 (2)где Ч = (Ч,4, Чч ) 3 ох =(е 1 о)о х 2),), с=1,25);Ч 1 гИ0=(0,0,00 ) - разрядные векто.ры, представляющие собой разрядное изображение чисел х, Ы) 0;разрядные матрицы, представляющие собой разрядное иэображение у и х при п = 4 (и - число итераций).Вычисление значений разрядов оч каждого искомого вектораи...

Номер патента: 1196851

Опубликовано: 07.12.1985

Авторы: Гочиташвили, Имнаишвили, Цирамуа

МПК: G06F 7/38

Метки: логический, модуль, управляемый

...основной и дополнительныи регистры.С помощью одного управляемого логического регистра на основе управляемого логического модуля, в зависимости от коммутации, можно реализовать 38 различных логических, арифсигналом на управляющий вход УВх 1 через четвертую группу элементов И 40 заносится в триггеры 35 группы. После этого управляющий сигнал подается одновременно на управляющие входы УВх 2, УВхЗ, открываются группыэлементов И 38 и 41 и операнд переписывается в триггеры 36 группы. Операнд У=Уз У У У, подается также нагруппу вторых информационных входов3,9,15 и 21 и сигналом на входе УВх 1заносится в триггеры 35 группы. Дляосуществления операции конъюнкцииподается сигнал УВхЗ и содержимоепервых. триггеров 35 с инверсныхвыходов через пятую...

Номер патента: 1198510

Опубликовано: 15.12.1985

Автор: Кочетов

МПК: G06F 7/38

Метки: балла, вычисления, обучаемого, среднего, успеваемост

...М. Дылын Техред О,Неце Корректо а 48 Тираж 709 ПодписноеВНИИПИ Государственного .комитета СССРпо делам изобретений и открытий3035, Москва, Ж, Раушская наб., д,аказ 7 ал ППП "Патент", г. Ужгород, ул. Проектная, 4 1 1Изобретение относится к техничес-. ким средствам обучения и может быть использовано в учебном процессе при вычислении среднего балла успеваемости обучаемых, в статистических слуЖбах в качестве устройства для вычисления средних арифметических оценок, а также в вычислительной технике в качестве устройства мгновенного усреднения или сглаживания (фильтрации) дискретных величин.Цель изобретения -. повышение быстродействия устройства для вычисления среднего балла успеваемости обучаемых.На чертеже представлена схема...

Номер патента: 1200277

Опубликовано: 23.12.1985

Авторы: Александров, Ванециан, Глотов, Шахматов

МПК: G06F 7/38

Метки: координат, преобразования

...отличается от соот" ветствующей координаты предыдущего элемента. Это преобразование осу"ществпяется в соответствии с матрицей Л по формуле Х -дХ+Ъ У; =сХ +дУ,где Х и У - текущие значения входных 5 координат устройства,т.е, координаты элемента, подлежащего обработке, до преобразования,"Х и У - соответствующие значения 10 преобразованных коорди, нат.Пусть Х и У,. - результат преобразования координат Х; и У; предшествующего элемента массива. Тогда 15 преобразованные значения координатобрабатываемого элемента массиваХ; и У; , координата Х; которого на единицу больше координатыХ предыдущего элемента, а У;120 = У могут быть вычислены какЭ 1Х =Х +аМ ф )У =У +сЬ 1Аналогично в случае, если Х;Х , 7;, = У, + 1, тогда=т +3.1 м3Если обработку...

Номер патента: 1200278

Опубликовано: 23.12.1985

Авторы: Сагдеев, Червяков, Швецов

МПК: G06F 7/38

Метки: арифметическое

...1, квадратор 2,сумматор-вычитатель 3, коммутатор 4,сдвиговый регистр 5, информационныевходы 6 и 7, выход 8, вход 9 пуска,вход 10 кода операции, распределитель11 импульсов, элемент ИЛИ 12, элементИ 13, элемент 14 задержки, элементИЛИ 15, элемент И 16 и 17, элементНЕ 18 и 19, элемент ИЛИ 20, триггер 21.Устройство работает следующимобразом,Арифметическое устройство выполняет операции сложения, вычитания иумножения при кодах на входе 10 ко 1да операции ,соответственно 0 1. "ОО" и " 1 1 " .При операции сложения сумматорывычи т атели 1 и 3 установлены в р ежим суммирования кодом входа 1 0 чере з элемент ИЛИ 2 0 и единичныйвход триггера 2 1 . Коммутатор 4 о б е спе чивае т передачу данных на выход спервого...

Номер патента: 1203510

Опубликовано: 07.01.1986

Авторы: Дауров, Кнышев, Коблов, Свистунов

МПК: G06F 7/38

Метки: вектора, приращений

...вектораХК ( после его поворота на 6 Ч(.Определение выражений (5) осуществлястся частью устройства, в которую входят блоки 1-14 и 21, Одновременно вычисляется и второе слагаемое иэ выражения (4), которое в скалярной форме имеет вид:з 1 п 1 - соз М 55 соз- з 1 пЛ 1( = Представляя значения Х, и Аа вформе Хк = ХК.+ Лхк, Ау = А 4( А 1( (2) 5 х 1 = ОХК соз( - б У з 1 п(1(Лук = ук,созук - Лхкзп К (6 Определение выражений (6) осуществляется другой частью устройства, в которую входят блоки 15-21. Вычисленные по выражениям (5) и (6) значения координат суммируются.УК = К+Ук в сумматорах 10 и 11, на выходах которых получаются искомые значения (Хк, Ук вектора в К -й момент времени.Устройство работает следующим образом.В режиме преобразования...

Номер патента: 1203511

Опубликовано: 07.01.1986

Авторы: Мельник, Цмоць

МПК: G06F 7/38

Метки: арифметическое, конвейерное

...частного соединен суправляющим входомсумматора-вычитателя,выходы (К+1) -д о и(К+2)-го разрядов ре -гистра делителя соединены соответственно с первым и вторым информационными входами второй группы коммутатора,2логического нуля) или извлечениеквадратного корня (потенциал логической единицы).При выполнении устройством опе рации деления коммутаторы 13 устанавливатся в положение, когда на ихвыходы поступает информация с входов;торой группы. Потенциал логическогонуля на установочных входах триггера 10 6 и регистров 9 разрешает записьинформации с их информационных входов.Делимое и делитель в дополнительном коде поступают в устрой 15 ство соответственно по первому 2 ивторому 3 информационным входам,Знак делимого и делителя поступаетна входы...

Номер патента: 1213475

Опубликовано: 23.02.1986

Автор: Азаров

МПК: G06F 7/38

Метки: вычислительное, конвейерное

...ИЛИ 9 на управляющийвход коммутатора 17. Далее, если навходах 1-3 устройства находится очередная команда, т,е. на четвертомвходе 4 устройства имеется единичный 20сигнал (Ч=1), то с приходом очередного синхроимпульса команда записывается в устрЬйство, если же очереднойкоманды нет, т.е, Ч=О, то синхроимпульсы, пройдя через элемент 10 запрета и элемент ИЛИ 8, обнуляютсчетчик 7 и триггер 14 состояния, после чего устройство переходит в режиможидания следующей команды, в то время как доработка предыдущей команды 30продолжается,Блок 19 суммирования работает следующим образом,Сумматор 29 за время до следуюшегосинхроимпульса суммирует младший изпереносов, находящихся в регистре 31переносов, с соответствующей суммой,находящейся в регистре 30...

Номер патента: 1218382

Опубликовано: 15.03.1986

Автор: Мандрыгин

МПК: G06F 7/38

Метки: группировки, методу, статистического

...45 +и их сумма превысит установленноевычитаться из накопленной в счетчике 9 суммы сигналов со значением и+. Когда сумма сигналов в счетчике 9 будет равна нулю, на нулевом выходе дешифратора 11 появится нулевой сигнал, который поступит на вход элемента И-НЕ 14, запрещая прохождение сигналов на вычитающий вход счетчика 9, а также поступит на вход К триггера 19, стирая запомценный ранее сигнал превышения граничного значенияКроме того, запрещающий (нулевой) сигнал с нулевого выхода дешифратора 11 поступает на вход инвертора 17. На выходе инвертора 17 возникает разрешающий сигнал,который поступает на вход элемента И-НЕ 15, разрешая прохождение сигналов и на суммирующий вход второго реверсивного счетчика 10, Счетчик ,10 начинает...

Номер патента: 1228098

Опубликовано: 30.04.1986

Авторы: Андреасян, Арутюнян

МПК: G06F 7/38

Метки: информации, сдвига

...байты передаются на выходной регистр. В этих операциях происходит параллельное получение до четырех байтов результата.Операции обработки знакового байта применяются в командах упаковки и распаковки данных. При выполнении этих команд в исходный момент производится обработка знакового байта, одна из тетрад которого содержит 228098 4младшую цифру числа,адругая в шестнадцатиричный код знака этого числа,Преобразование этого байта сводитсяк сдвигу вправо левой тетрады и сдвигу влево правой тетрады этого .байтана четыре разряда, а затем размещению полученного байта в требуемомрегистре 16.Указанные олерации выполняются1 О аналогично операции сдвига с учетомсоответствующих кодировок блока 7памяти настроек. 1 . Сдвиг вправо на 28 бит1 Сдвиг...