Устройство для выполнения операций над расплывчатыми операндами

СОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСН РЕСПУБЛИК,804536 7 н 1- с ОПИСАНИЕ ИЗОБРЕТЕН штейн,и Д.П.Кап ство ССС О, 1982. во СССР 544, 198 54) УИЙ НАД57) И 3 ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельФ 94 1994, кл . С 06 Г 7/ОАвторское свидетельстУ 1249510, кл. С 06 Р 7/ СТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ ОПЕРАРАСПЛЫВЧАТЫМИ ОПЕРАНДАМИ зобретение относится к цифроиислительной технике и предназначено для выполнения следующих операций над расплывчатыми переменными:инверсии, диэъюнкции, конъюнкции, импликации, эквивалентности. Цель изобретения заключается в расширениифункциональных возможностей за счет выполнения арифметических операций,Устройство может применяться в системах управления в качестве спецвычислителя с целью принятия решений в условиях неопределенности, Устройствосодержит пять регистров, два коммутатора, арифметико-логический блок, двадешифратора, два шинных формирователя, блок памяти, элемент И, группуэлементов И, 1 ил.Изобретение относится к цифровойвычислительной технике и предназначено для использования в однородных вычислительных структурах, ориентированных на параллельную реализациюрасплывчатых алгоритмов управления,а также в информационно-советующихсистемах оперативного управления технологическими процессами. 10Цель изобретения - расширениефункциональных возможностей устройства путем выполнения арифметическихопераций.На чертеже представлена функциодальная схема устройства.Устройство содержит первый, второй и третий регистры 1-3,второй коммутатор 4, арифметико-логический блокАЛБ) 5, первый коммутатор 6, группу 7 элементов И, четвертый регистр8, блок 9 памяти, пятый регистр 10,элемент И 11, первый 12 и второй13 дешифраторы, первый 14 и второй15 шинные формирователи, вход 16 син хронизации устройства, информационный вход 17 устройства и информационных выход 18 устройства.Регистры 1-3 предназначены дляприема в параллельном коде, хранения 3 Ои выдачи в прямом и инверсном кодах) значений расплывчатых высказываний на информационные входы коммутатора 4, Разрядность регистров1-3 выбирается в зависимости от используемых операндов. Регистры имеют информационные входы и входы разрешения записи. Коммутатор 4 предназначен для коммутации соответствующих выходов регистров 1-3 с входами 40АЛБ 5 и входами коммутатора 6. Коммутатор 4.имеет шесть информационныхвходов и два выхода, разрядность которых определяется разрядностью регистров 1-3.45АЛБ 5 служит для выполнения арифметических операций над элементамирасплывчатых множеств и выработкипризнаков сравнения двух элементоврасплывчатых множеств, АЛБ имеетдва информационных входа А и В и одининформационный выход, разрядностькоторых совпадает с разрядностью регистров 1-3. АЛБ 5 имеет также управляющий вход, при подаче на которыйопределенного кода выполняется однаиз следующих операций;А+В+Сп2, А-В+С,3, А Ч В,4, А лВ,5. АВ,6.В+С,7. Установка О,8. Передача А,При выполнении АЛБ арифметическихопераций на его выходе признака равенства операндов возникают сигналыусловий которые подаются на второйвход дешифратора 13, управляющийработой коммутатора 6.Коммутатор 6 предусмотрен для коммутации одного из выходов коммутато"ра 4 с информационным входом шинногоФормирователя 15.Группа элементов И предназначенадля выдачи результатов работы устройства на выход 18.Блок 9 памяти совместно с регистрами 8 и 10 и элементом И 11 представляет собой микропрограммный узелуправления, предназначенный для хранения микропрограмм, организующихработу устройства, Объем памяти блока9 и разрядность регистра 8 зависят отчисла микропрограмм, которые пользователь желает иметь. Разрядность регистра 10 определяется длиной одноймикрокоманды.Регистр 8 служит для хранения адреса текущей микрокоманды. Он выполнен па двоичных счетчиках, что позволяет менять адрес микрокоманды.Регистр 10 предназначен для хранения текущей выполняемой микрокоманды.Элемент И 11 управляет работойрегистров 8 и 10, Он стробирует про,хождение импульсов от внешнего генератора импульсов в тот момент, когдавыполнение текущей микропрограммы завершилось и устройство готово выдатьрезультат.Дешифраторы 12 и 13 предусмотреныдля выдачи управляющих кодов на АЛБ5, коммутатор 6, а также для управления шинными формирователями 14 и 15.Шинные формирователи служат дляорганизации внутренней трехстабильной шины устройства и позволяют коммутировать или выход АЛБ 5, или выходкоммутатора 6 на входы регистров 1-3и входы элементов И группы,Устройство предназначено для выполнения микропрограмм, реализующихосновные операции над расплывчатымивысказываниями, и может быть включено в качестве спецвычислителя в лю=пт 1 п 1,если аЬ),(1,если. Ь -аЬ,если аЬ),(Ь,если Ьа,Если заданы степени истинностивысказываний а и Ь, то всегда можнонайти истинность составных высказываний по формулам (1)-(13), Из формул(1)-(13) можно образовывать сложныелогические формулы, описывающие тотили иной объект,40 Рассмотрим работу устройства на примере реализации операции Эквивалентность 2",Выполнение операции начинается с того, что на информапионные входы регистра 8 поступает адрес первой ,микрокоманды операции "Эквивалентность 2" и по сиггалу "Запись" он записывается в регистр 8, С выхода регистра 8 адрес первой микрокоманды подается на адресный вход блока 9. Через время, определяемое типом блока 9 памяти, на его выходе появляется первая микрокоманда микропрограммы, реализующей операцию "Эквивалентность". По переднему фронту. первого тактового импульса от внешнего генератора синхроимпульсов (ГСИ) первая микрокоманда записывается в регистр 45 3 14516бую ЭВМ, управляющую технологическимпроцессом по лингвистическому алгоритму,Рассматриваемое устройство реали,5зует следующие логические операциинад расплывчатыми высказываниямиа и Б:1) инверсия 1 а = 1-а,2) конъюнкция 1 аЬ=шхп(а,Ь); 103) дизъюнкция 1 а ч Б=тпах(а,Ъ);4) конъюнкция 2 аЬ=тпах(а+Ь,0)5) дизъюнкция 2 а ч Б=шп(а+Ь, 1);б) импликация 1 а - Ь=тпах(1-а,Ь);7) импликация 2 а ф Ь=шп(1,1-а+Ь)1 158) импликация 3 а Ь=1, если а Ь;О, если а т Ь;9) импликация 4 а . Ь=1, еслиа-Ь;О, если аЬ; 77410, с этого момента начинается реализация микропрограммы,Управляющее поле этой микрокоманды разрешает запись в соответствующий этому полю регистр, например впервый, значения расплывчатого высказывания а = 07 с входа 17Одновременно поле "Конец операции"этой микрокоманды поступает на первый вход элемента И и разрешает прохождение сигналов. от ГСИ. Тактоваячастота его подобрана таким образом,чтобы за период этого генераторасмогла выполниться любая микрокоманда. По отрицательному фронту первого синхроимпульса (СИ) происходитнаращивание регистра адреса 8. Таким образом, пока выполняется перваямикрокоманда, на выходе блока 9 появится вторая микрокоманда. С приходом очередного импульса от ГСИ в регистр 10 записывается вторая микрокоманда, выполнение которой аналогично выполнению первой, только значение расплывчатого высказывания Ъ= 0,5 записывается с входа 17 в регистр 2. По отрицательному фронтувторого СИ от ГСИ происходит наращивание содержимого регистра 8, вследствие чего на выходе блока 9 появляется третья микрокоманда, которая попереднему фронту третьего СИ записывается в регистр 1 О, ее поля поступают на управляющий вход коммутатора4,В соответствии с микропрограммойоперации "Эквивалентность" на первомвыходе коммутатара 4 появляется значение11 = 0,3, а на втором выходекоммутатора 4 - значение Ь = 0,5. Свыходов коммутатора 4 значения расплывчатых высказываний поступают наинформационные входы АЛБ 5 и коммутатора 6, В результате выполнения третьей команды на выходе АЛБ будет результат выполнения операции с = 1 ++ Ь - а = 0,8, С приходом четвертогоСИ в регистр 10 записывается четвертая микрокоманда, выполнение которойаналогично третьей микрокоманде, отличие состоит лишь в том, что результат записывается в третий регистр.Таким образом, в результате выполнения четвертой микрокоманды в третийрегистр записывается значение с=0,8.В результате выполнения пятой микрокоманды на выходе АЛБ 5,появляетсялючзначение 0=1-Ь+а=1,2, которое шестой5 14микрокомандой записывается во второйрегистр.При выполнении седьмой микрокоманды на выход коммутатора 6 выдаетсякод "1", который через шинный формирователь 15 записывается в первыйрегистр.Выполнение восьмой и девятой микрокоманд заключается в том, что навходы АЛБ 5 и коммутатора б поступает содержимое второго и третьего регистров в прямых кодах, т.е. код " 1" ис = 0,8, и АЛБ осуществляет выполнение операции "Конъюнкция", в резуль-.тате чего на выход АЛБ выдается наименьший из операндов, т,е. с = 0,8,который записывается в третий регистр.Выполнение десятой и одиннадцатой микрокоманд аналогично выполнению восьмой и девятой микрокоманд,отличие состоит лишь в том, что навходы АЛБ 5 и коммутатора б поступают другие операнды: на первый входпоступает содержимое регистра(код "1") а на второй вход - содержимое регистра 2 (О = 1,2). В результате выполнения операции "Конъюнкция"(т.е. нахождения минимума) на выходе АЛБ появляется код "1", которыйодиннадцатой микрокомандой записывается во второй регистрВыполнение двенадцатой и тринадцатой микрокоманд аналогично выполнению десятой и одиннадцатой микрокоманд, отличие состоит лишь в том,что на первые входы АЛБ 5 и коммутатора 6 поступает содержимое второгорегистра (код "1"), а на их вторыевходы - содержимое третьего регистра(с = 0,8), В результате на выходеАЛБ 5 появляется значение с = 0,8,являющееся выполнением операции "Эквивалентность 2" над расплывчатымипеременными а = 0,7, Ь = 0,5, которое тринадцатой микрокомандой выдается на выход 18. На этом выполнениеоперации "Эквивалентность 2" заканчивается,Другие операции выполняются аналогичным образом.Формула изобретенияУстройство для выполнения операций над расплывчатыми операндами, содержащее четыре регистра, группу элементов И, первый и второй коммутаторы, ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения арифметическихопераций, в него введены арифметикологический блок, первый и второйдешифраторы, пятый регистр, первый и второй шинные формирователи, причеминформационные входы первого, второго, третьего регистров и первые входыэлементов И группы подключены к инФормационным входам устройства и квыходам первого и второго шинных формирователей, выход первого регистрасоединен с первым информационным входом второго коммутатора, инверсныйвыход первого регистра соединен свторым информационным входом второгокоммутатора, выход второго регистрасоединен с третьим информационнымвходом второго коммутатора, инверсный выход второго регистра соединенс четвертым информационным входомвторого коммутатора, выход третьегорегистра соединен с пятым информационным входом второго коммутатора, инверсный выход третьего регистрасоединен с шестым информационным входом второго коммутатора, первый ивторой выходы которого соединены спервым и вторым информационными входами арифметико-логического блока ис первым и вторым информационнымивходами первого коммутатора соответственно, управляющий вход второгокоммутатора соединен с выходом пятого регистра, информационный вход которого соединен с выходом блока памяти, адресный вход которого соединен с выходом четвертого регистра,первый информационный вход которогосоединен с входом разрешения записипятого регистра и с выходом элементаИ, первый вход которого соединен свторым информационным входом четвертого регистра и входом синхронизацииустройства, выход пятого регистрасоединен с входами разрешения записипервого, второго, третьего регистров, с вторыми входами элементов Игруппы, с вторым входом элемента И,с информационным входом первого дешифратора и с первым информационнымвходом второго дешифратора, первыйвыход первого дешифратора соединенс входом кода операции арифметикологического блока, а второй выходсоединен с входом синхронизации пер 10 ь 15 20 25 30 35 40 45 50 55 5.1 677 6 блок памяти, элемент И, о т л и ч а"7 1451677 8вого шинного формирователя, инфоряа . мутатора, а второй выход второго деционный вход которого соединен с вы- шифратора соединен с входом слнхроходом результата арифметико-логичес- низации второго шинного формироватекого блока, выход признака равенства ля, информационный вход которого соеоперандов которого соединен с вторым динен с выходом первого коммутатора информационным входом второго дешиф- выходы элементов И группы являются ратора, первый выход которого соеди- информационными вь 1 ходами устройНен с управляющим входом первого ком- ства. Составитель И,Редактор А.Огар Техред А.Кравчо Корректор Л,Пата Заказ 7080 4 б Тираж 67 писно ри ГКНТ ССС изобретениям и открыти 5, Раушская наб д. 4/ НИИПИ Государственного комитета113035, Москва, Ж роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектна