Арифметико-логическое устройство

(57) тель зобретенией технике и ся для построения у тической и логическ ичных чисел и чисел о-,технницког Винницоснованием, аработки графиизобретенияных возможнос а ои асш ей з рациональнымико-логическо ах с Арифм ержит 1-3, 6 и т вязям операц новани и в ко м,. Г 2, тво со льство СССР7/38, 1975.1ство СССР/50, 1979СКОЕ УСТРОЙСТВ устрой мульти менты в каждом разрядеэлемент И 4, элеиггер 7 с соот 1 ил, 5 табл,лексорИЛИ 5 и ющими ветств ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ П(НТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ СКОМУ СВИДЕТЕЛЬСТВ(71) Специальное конструктонологическое бюро "Модуль"политехнического институтакий политехнический институ(54) АРИФМЕТИКО-ЛОГИЧЕ осится к Вычислижет испольэоватьтройств арифмей обработки двос иррациональнымв устройствах обинформации. Цельение функциональсчет выполнения- Л Изобретение о тносится к вычислительной технике и может использоваться для построения устройств арифметической и логической обработки дво- .5ичных чисел и чисел с иррациональнымоснованием Е, а также в устройствахобработки графической информации.Целью изобретения является расширение функциональных возможностей 1 Оза счет выполнения операций в кодахс иррациональным основанием,На чертеже представлена схемаарифметико-логического устройства(для трех разрядов), 15Устройство содержит в каждом 1-мразряде с первого по третий мультиплексоры 1;-3; соответственно, элемент И 4;, первый и второй элементИЛИ 5;,б; соответственно, триггер 7 20Фвход 8 задания вида операции устройства, вход 9 начальной установки устройства, информационные входы 1 Опервого мультиплексора 11, информационные входы 11, второго мультиплексора 2;, информационный вход 12 устройства, стробирующий вход 13, мультиплексоров 1;,2 ., выхсд 14 результата устройства, выход 15, переносаразряда устройства, первый и второй 30информационные входы 16; и 17, третьего мультиплексора 3; соответственно, стробирующий вход 18 . третьегомультиплексора 3 управляющий вход19.; третьего мультиплексора 3 вход 3520 задания режима работы устройства,вход 21 разрешения работы устройства.В системе счисления с основанием Г 2числа П и Е изображаются следующимобразом 40 О=И , (6)"й,(Г 2) +й,(Г 2);(1)+е (12) +ео (1 Г 2), (2) 45 Веса разрядов кода с основанием 16 составляют последовательность41 Г 2, 4, 2 1 Г 2, 2, /2, 1, (3)Иэ выражения (3) следует, что четные степени являются весами разрядов двоичного кода, а нечетные - весами двоичного кода, умноженными на 1 Г 2, С учетом этого числа (1) и (2) можно записатььи П=Г 22 +Д;2; (4) 553 (=о 782 4где с 1.,Й ,е ,е .е 0,1 и являются цифУ ) Эрами двоично-кодированной системысчисления с основанием Г 2, а 1,1 дляи-разрядных чисел принимают значения 1 1,3,5,п, 1 е 0,2,4,6,и),Первые члены формул (4) и (5)составляют суммы нечетных разрядовкода, а вторые члены - суммы четныхразрядов кода с основанием П, Несмотря на то, что члены выражений(4) ,и (5) объединены общим основанием, они независимы друг от друга,а это позволяет осуществить одновременную независимую параллельную реализацию операции сложения четныхи нечетных разрядов операндов, представленных в кодах с основанием Г 2.Сложение двух одноименных разрядов в двоичной системе, счисленияс иррациональным основанием 1 Г 2 вы-полняется согласно табл,1.Таблица 0 + О = О0 + 1 = 11 + 1 = 100Если в 1-х разрядах (четных илинечетных) слагаемых имеются единицы,то как это следует из табл.1, единица переноса поступит в (+2)-й разряд кода, в отличие от традиционнойдвоичной системы счисления, где единица поступает в (1+1)-й разряд.По сигналам на входе 8 реализуются различные логические функции переменных П и Е, благодаря которым возможно выполнение 256 различных математических операций,Арифметико-логическое устройствоможет работать в двух режимах: в режиме выполнения математических, операций над операндами, представленнымив коде с основанием Г 2; в, режиме выполнения математических операций придвоичном представлении операНдов.Первый режим обеспечивается подачей единичного сигнала на вход 20,второй - подачей нулевого сигнала навход 20 устройства,Рассмотрим работу устройства в режиме сложения чисел в коде с иррациональным основанием на примере х-го разряда,Перед началом выполнения любой математической операции на вход 22 подается команда "Сброс", которая. устанавливает триггер 3 в состояние "0",1495 5В триггер 7 заносится д-й разряд ка 1,да одного из двух чисел В и Е, участвующих в операции, например числа О,для чего этот разряд подается на информационный вход 12 На вход 20 поступает единичный сигнал. Мультиплексор 1; настраивается с помощью сигналов с входа 8 И-И;, подаваемыхна группу входов 1 О на реализациюлогической функции возбуждения триггера 1 Ъ 1 чф -сигнал с триггера 7.,Под действием импульсного сигнала,поступившего в вход 21, подается навход 13; сигнал разрешения выполнения 16операции, на выходе мультиплексора 1вырабатывается сигнал возбуждениятриггера 7; и происходит запись втриггер 7; д-га разряда кода числа Пчерез первый элемент ИЛИ 5 . После1записи в триггер 7. разряда нечетных1весов кода числа В на информационныйвход 12; поступает д-й разряд кодавторого числа Е. Сигнал переноса Р,.поступает из (д)-го разряда на 26вторые входы первого элемента ИЛИ 5,1и элемента И 4; через мультиплексор3;, Настройка на выполнение требуемой математической операции осуществляется с помощ 1 ью сигналов И .-И71 31с входа 8. Причем, если реализуемаяоперация является только логической,. то сигналы И 5,-И., поступающие на5 3; фмультиплексор 2; равны нулю, В етомслучае выходной сигнал переноса Р.1не формируется. Для выполнения произвольной математической операции изнабора реализуемых кад настройки устройства находится по табл,2 истинности этой операции.Табл.2 истинности операции Б Р+Еимеет вид. 1Р; 1 1),. Е,. 0 0 0 0 1 1 1 1 0 0 1 О О 1 0 1 0 1 О 1 0 1 0 1 1 0 1, 0 0 1 0 0 1 1 1 О 0 Т а б л и ц а 2Е;Я;Р46 11 ри выполнении математическихопераций с двоичным представлениемоперандов перенос единиц из 1.-го разряда происходит в разряд +1, т.е. вслева стоящий. Для обеспечения выполнения -дких апердций на вход 20поступает нулевой сигнал, которыйвключает в работу первый вход мультиплексора 3;,В остальном процесс выполненияопераций ва втоРом режиме ничем неотличается ат рднее рассмотренного.Рассмотрим пример вь 1 палнения операции Б=Б+(ЕЧ 1, тблица истинности которой имеет 11 пд (ем, табл.4),0 0 0 1 0 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 Для перевода триггера 7, из сос 1таяния начального, соответствующего коду Е, в состояние конечное Б; необходимо выработать сигнал возбуждения 782 6триггера - сигндл ф логическаяфункция которого нходится па тдбл,3истинности операции с учетам того,чта триггер па счетному входу реализует операцию сложения па модулю два,Т а б л и ц а 3 Для настройки устройство на выг 1 олнение операции Б=Р+Е необходимо падать коды ф =0011 и Р=0001, которыеявляются значениями сигналов ф 1 и Ртабл.З при Р, =О, в качестве сигналов управления соответственно И ,-И11 ф 1и И 5,-И; на входы 10; и1; мультиплексоров ; и 2;,После подачи на вход 13 разреше 1ния выполнения операции импульсногосигнала мультиплексором 2, вырабатывается сигнал переноса Р , , который1+1 Фпоступает на вход третьего мультиплексора 3;, (г+2)-го разряда сумматора, а мультиплексором 1; вырабатывается сигнал возбуждения триггера,Отличительной особенностью выполнения математических операций в данном режиме является та, чта переносР; расцространяется в (1+2)-й разрядсумматора, а поразрядные операциинад П и Е выполняются в четных и нечетных разрядах одновременно и независима друг ат другд.Таблица 4 Р. 0; Е; Б. Р; 15для перевода триггера 7 из началь- . ного состояния, например, соответствующего, коду Е, в конечном состоянии Б необходимо выработать сигнал ,возбуждения триггера - сигнал ф;, ло гическую функцию которого можно найти по табл. 5 истинности операции с учетом того, что триггер по счетному ., входу выполняет логическую операцию сложения по модулю два. 25 Таблица 51 1 1 Р;, 0; Е. Б ф.30 О 1 О О 1 О 1 40 Для настройки устройства на реали" зацию заданной операции необходимо подать коды ф= ОООЙ и Р=ОО 11, которые представляют, собой значения сигналов ф и Р, таблицы при Р., =О, в качестве сигналов соответственно И ,-И11 4 и И.-И, на входы мультиплексоров 10; и 11 . Следует отметить, что к повышению быстродействия приводит то, что при выполнении операций над числами в кодах с основанием 6 осуществляется одновременное и независимое суммирование информации одноименных четных и нечетных разрядов. О О О О 1 1 1 1 О О О О 1 1 1 1 О О 1 О О 1 1 О О 1 1 О О 1 1 О 1 О 1 О 1 О 1 О 1 О 1 О ОО 1 О О 1 О 1 1 ОО1110 111 ООО11 35 11О Формула изобретенияАрифметико-логическое устройство, содержащее в каждом разряде первый и второй мультиплексоры, триггер, элемент И,первый и второй элементы ИЛИ, причем выход первого элемента ИЛИ соединен со счетным входом триггера, выход которого является выходом разрядарезультата устройства и сое динен с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго мультиплексора, выход первого мультиплексора соединен с первым входом первого элемента ИЛИ, входы разрядов информационного входа устройства соединены с первыми управляющими входами первого и второго мультиплексоров соответствующих разрядов устройства, вторые управляющие входы которых соег динены .с выходами триггеров соответствующих разрядов устройства, вход разрешения работы которого соединен со стробирующими входами первых и .- вторых мультиплексоров разрядов устройства, входы разрядов входа задания вида операции устройства соединены соответственно с информационными входами первых и вторых мультиплексоров разрядов устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения операций в кодах с иррационным основанием 1 Г 2, каждый разряд устройства содержит третий мультиплексор, причем выход третьего мультиплексора соединен с вторыми входами первого элемента ИЛИ и элемента И соответствующего разряда, входы задания режима работы,и разрешения работы устройства соединены соответственно с управляющими и стробирующими входами третьих мультиплексоров разрядов устройства, вход начальной установки которого. соединен с входами установки в "О" триггеров разрядов устройства, первый и второй информационные входы третьего мультиплексора (+2)-го разряда устройства (д 1,..,п, и - количество разрядов ) соединены соответственно с выходами вторых элементов ИЛИ (х+1)-го и -го разрядов устройства,