G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 862139

Опубликовано: 07.09.1981

Авторы: Гамаюн, Назарук, Семотюк

МПК: G06F 7/38

Метки: нормализации, чисел

...регистра 2 соединен с четвертым входом регистра множителя-остатка 3, выход которого соединен с четвертым входом сумматора 2. Второй выход регистра 1 соединен со вторым входом регистра множителя-остатка 3 и вторым входом коммутатора 14, выход которого соединен с вторым входом сумматора 2, четвертый выход которого соединен по закону двоичной.инверсии относительно номеров разрядов с вторым входом преобразователя 11 и с первым входом группы элементов ,И 12, Второй выход регистра множителя-остатка 3 соединен с.третьим входом группы элементов И 12 и по закону двоичной инверсии относительно номеров разрядов (фиг, 3) с входом преобразователя 11, выход которого по закону двоичной инверсии относительно номеров разрядов соединен с третьим входом...

Номер патента: 864281

Опубликовано: 15.09.1981

Авторы: Белков, Братальский, Людоговский

МПК: G06F 7/38

Метки: сдвига

...единицы, коммутаурры 5, входныешины 6, управляющие шины 7 кода сдвига выходные шины 8.Выходы сдвигателей 1 соединены совходными шинами б, Выходы сдвигателей5соединены со входами сцвигдтелейпричбм )-й выход 1-го сдвигателя 1 соеди иенс 1-мвходом 1-го сдвигателя 2. Выходы., сдвигателей 2 соединень с вьходнымишинами 8, причем )-й выход го сдвигателя 2 соединен с .1-1 Яп+)-йвыходной шиной 8, управляющие входысдвигателей 1 соединены с управляющими шинами 7 младших разрядов кодасдвига, Входы первьи групп коммутаторов 5 и входы узла 4 прибавления единицы,соединены с шинами 7 старших разрядов кода сдвига. Входы вторых групп коммутаторов 5 соединены с выходами узла 4.Входы узла 3 маски соединень с,шинами 407 младших разрядов кода сдвига,...

Номер патента: 864282

Опубликовано: 15.09.1981

Авторы: Аспидов, Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: вычислительный, модуль

...Первый вход элемента равнозначности 1 соединен с управляющим входом 11 модуля, а его второй вход - с информационным входом 8, а выход пятого элемента равнознач 4282 В В А+В Р А Р Р А В ЪВ 4ности 1 соединен со входом элементаИ 6, второй вход которого соециненс выходом элемента равнозначности 2,первый вход которого соединен с управляющим входом 12 устройства, а второй - с информационным входом 8 устройства. Выход элемента равнозначности 2 соединен со входом элементаИ 7, другой вход которого соединенсо входом элемента равнозначности3, первый вход которого соединен синформационным входом 8 устройства,а второй вход - со входом переноса10 модуля, Выходы элементов И 6 и 7соединены с первыми входами элементов равнозначности 4 и 5...

Номер патента: 875377

Опубликовано: 23.10.1981

Авторы: Мельников, Прохоров

МПК: G06F 7/38

Метки: ассоциативный, параллельный, процессор

...бытьсовмещена с операцией "запись". Вовремя выполнения этой операции БУР 9включает логические элементы 3 навыполнение режима переключения. ЦМДиз регистров 2 хранения в регистр 4связи, а БУЗ в это время заполняетрегистр связи новой информацией,Через К-тактов БУР прекращает подачуимпульсов считывания и выдает сигнал в БУС. БУС принимает информациюот АПП, формирует информационныеблоки и производится анализ управляющей информации. Анализ управляющейинформации заключается в следующем.Считываемая с АПП информация поступает в БУС последовательно бит .забитом иэ регистров связи. Первым всегда поступает блок управляющей.информации Б 1 (Фиг.4), преобразованнойпосле выполнения операции ассоциативного поиска. Каждое слово блокаБ 1 содержит...

Номер патента: 879591

Опубликовано: 07.11.1981

Автор: Бессмертный

МПК: G06F 7/38

Метки: величине, выбора, двоичного, среднего, числа

...состояния исключает возможность дальнейшего прохождения по шине 39 прямого кода на входы элементов 22,23 И кода, содержащего в старшем разряде, но отношению к сравни ваемым кодам, единичный потенциал. Одновременно сигнал с выхода элемента 31 через элемент 16 И поступает на вход триггера 27 с.удержанием состояния, который срабатывает по зад прямого кода, приведет к появлениюсигнала на выходе элемента 31, который через элементы 16 и 14 поступитна триггер 25 и на входы элементов5-7 И анализа нулей,При этом элемент 7 И анализа нулейчерез элемент 37 ИЛИ числа пропускает на вход триггера 30 с удержаниемсостояния сигнал, по окончании которого триггер 30 срабатывает. Переключение триггера 30 исключает возможность дальнейшего прохождения навход...

Номер патента: 885993

Опубликовано: 30.11.1981

Авторы: Грибков, Илюшечкин, Кошелев, Степукова

МПК: G06F 7/38

Метки: арифметическое

...4, двг чего поуправляющим шинам 19 или 17 подаютсясоответствующие номера регистров, либо свыходов блока 1 или умножителя 2, илинормализатора 3, или со входа 13 устройства.Одновременно по управляющей шине 16.зз подается код операции, например операции суммирования.Через такт работы устройства на выходеблока 1 устанавливается значение суммы. Этот93 1 Осылается в регистр 7 и нормализуется в норма.лизаторе 3, после чего помещается в регистры6 н 7 и в одну из групп 4 или 5. Помещениев регистр 6 нормализованного дешпеля обеспечивает на входах блока 11 соответствующие раз.ряды делителя, После этого начинается этапполучения обратной величины от делителя,На первом и нулевом тактах работы устройства по реализации получении обратной функции во...

Номер патента: 885994

Опубликовано: 30.11.1981

Авторы: Жуков, Медведев

МПК: G06F 7/38

Метки: вычислительное

...код множителя, а в регистре 5 - код множимого ипусть в этих регистрах записаны соответственномладшие части чисел, Тогда в течение двухтактов выполняется первый циклумножения,В конце второго такта на регистр 4 поступаеткод старшей части множителя и осуществляется запись первого результата умножения в ре.гистры 8 и 9,На третьем и четвертом тактах выполняетсявторой цикл умножения. В течение третьеготакта код регистра 9 через коммутатор 19 иосумматор 21 считывается на выходную шину32. В четвертом такте осуществляется записькода регистра 8 через коммутатор 19 и сумматор 21 в регистр 12 и запись в регистры4 и 5, соответственно, младшей и старшей час 35ти множителя и множимого, В конце четвертого такта результат второго умножения...

Номер патента: 888106

Опубликовано: 07.12.1981

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: возведения, степень

...разряд, и обладающий свойствами многовходового реверсивного счетчика, связан со входами накаплиаающих сумматоров 8 и 9, выходы которых подключены ко входам накапливающего сумматора 10, имеющего цепи сдвига влевона один разряд. Причем регистр 7 исумматоры 8, 9 и 10 имеют соответственно по 2 о+1, 2 о+3, 2 о+2, 20+6разрядов, и поскольку разрядностиуказанных узлов не совпадают, товходы остальных старших разрядоввсюду соединены с выходом первого ц (знакового) разряда. Для удобствапервыми всюду будем считать старшие(левые)разряды. В каждом 1-м (11- и) множительном блоке б выходыраспределителя 2 циклическим сдвигомвлево на 4(1- 1) разряда соединенысо входами регистра 7. Аналогичновыходы 2 1-х разрядов распределителя2= 1, 2, , с) связаны с...

Номер патента: 888107

Опубликовано: 07.12.1981

Автор: Богатырев

МПК: G06F 7/38

Метки: последовательностей, формирования, чисел

...41, Причем, если возбужден 1-й выход дешифратора 41 (на его входе находится код А ), подключенный к 1-му входу 1-го мультиплексора 5 , то на "1" увеличивается содержимое счетчика б 1. При переборе на счетчике 611 .1 всех кодов от 1 от п на счетчиках 6,1, 62, , бм будет подсчитано число кодов каждого вида А 1, А 2, , АМ, содержащихся в сформированной комбинации, Если число ко5 8881 дов каждого вида в сформированной комбинации совпадает с требуемым числом а, аг, , а, хранимым в соответствующем регистре 2, то импульсом с выхода элемента И 8 комбинация с вы- й ходом циклических регистров 11, 1 г,1 передается на выход устройства через элементы И 9. По сигналу с выхода переноса счетчика би,. производится обнуление счетчиков 6, бг, 1...

Номер патента: 890389

Опубликовано: 15.12.1981

Авторы: Гафаров, Дудкин, Ермоленко, Рогов

МПК: G06F 7/38

Метки: арифметико-логическое, контролем

...элементов И первой группы подключены ко вторым входам элементовИЛИ третьей группы,На чертеже представлена схема устройства,Устройство содержит формировательчетности результата операции, первый 2 и второй 3 информационные входыустройства, первый установочный вход4 устройства, первый, второй, третий,четвертый, пятый и шестой управляющиевходы устройства 5-10, элементы ИЛИпервой, второй, третьей, четвертой и;пятой групп 11-15, элемент ИЛИ 16,элементы И первой, второй; третьей,четвертой, пятой, шестой, седьмой,восьмой, девятой и десятой групп 1726, первый и второй элементы И 27 и28, элементы НЕ первой, второй, третьей, четвертой и пятой групп 29-33,первый, второй и третий сумматор помодулю два 34, 35 и 36, формирователи37 и 38...

Номер патента: 890390

Опубликовано: 15.12.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 7/38

Метки: арифметико-логическое, двухадресной, цвм

...с четными адресами (например, 27 и 27;), а младшие части операндов - в регистрах снечетными адресами (например, 27,27;). Выполнение операции начинаетсяфф с приема в блок 2 местной памяти по,информационной магистрали 10 адреснойчасти командного слова.К-разрядная адресная часть командного слова, принятая по информационнойЖ магистрали 10 из основной памяти и определяющая адрес 1 операнда и результата операции команды сложения (вычитания) помещается в 1-разрядный регистр32 адреса .1 операнда. Поскольку стар 5 шая часть 2 п-разрядного 1 операнда находится всегда в регистре общего назначения с четным адресом, то М-разряд"ная часть командного слова, определяю(К-,1)-разрядная адресная часть командного слова, определяющая адресоперанда помещается...

Номер патента: 896616

Опубликовано: 07.01.1982

Авторы: Агзамов, Евдокимов, Крыжный, Тимошенко, Цыгановский

МПК: G06F 7/38

Метки: взаимной, двоичных, нормализации, чисел

...1Первый перенос формируется в тетраде сумматора 1, на которую поступает старший ненулевой разряд нормализуемого числа. При этом во всех последующих старших тетрадах сумма" тора 1 формируются переносы незави 1 симо от наличия нулей в соответ-. ствующих тетрадах числа А. Нули в М-разрядном числе ч на выходе сумматора 1 соответствуют тетрадам числа А, состоящим из одних нулей и на" ходящимся перед первой значащей тетрадой числа А.Приведем пример, объясняющий метод определения числа нулевых тетрад в числе А. Предположим, что и = 12, тогда Запишем А в обратном порядке, т,е.младшими разрядами вперед, что равносительно поступлению младших разрядов А на старшие разряды сумматора 1, а старших разрядов А - намладшие разряды сумматора...

Номер патента: 903865

Опубликовано: 07.02.1982

Авторы: Козюминский, Кузуб, Мищенко

МПК: G06F 7/38

Метки: арифметический, модуль, управляемый

...элемента НЕ, а также с единичным входом триггера, выход элемента НЕ соединен с нулевым вдом триггера, синхровход триггера является синхровходом модуля, дополнительный информационный вход модуля является информационным входом первогоком мутатора.На фиг. 1 показана схема управляемого арифметического модуля; на фиг. 2 -схема коммутатора.Схема управляемого арифметическогомодуля содержит коммутаторы 1 и 2,элемент ИЛИ 3, элементы И 4-6, элемент РА ВНОЗНА Ч НОСТЬ 7, эле мент НЕ8, триггер 9, информационные входы 1013, вход 14 переноса, управляющие входы 15 -21, выход 22 переноса, выход23 результата и синхровход 24,Схема коммутатора (фиг. 2) содержитэлементы И 25 - 28, ИЛИ 29, НЕ 30и 31, управляющие входы 32 и 33, информационные входы 34 - 37,...

Номер патента: 911535

Опубликовано: 07.03.1982

Авторы: Богатырев, Имнаишвили, Цирамуа, Чихладзе

МПК: G06F 7/06, G06F 7/38

Метки: перебора, соединений

...записи по- . чследующего по порядку числа за- слись во вспомогательный регистр счет- Рчика) в соответствующем счетчике 1,са при отсутствии импульса - запись 5этого числа (перепись из вспомога.ттельного регистра в основной), Цик- млы организуются следующим образом. кПри подаче тактовых импульсовна пвход 6 выдается сигнал "Сдвиг" с 1 О ввыхода элемента И группы 11, связан- Уного через элементы ИЛИ группы 5 сс выходом счетчика 1, следующегоза счетчиком 1, на выходе переноса дкоторого образуется высокий потек гциал. иК началу следующего такта содер- джимое счетчика 1, следующего за об- Внуленным, уменьшается на единицу, ва счетчик 1, находящийся в нулевом 20 псостоянии, принимает значение на единицу больше его номера. Если сре- нди...

Номер патента: 920704

Опубликовано: 15.04.1982

Авторы: Базанов, Березенко, Дшхунян, Казанцев, Калинин, Корнев, Корягин, Отрохов, Суворов, Яковлев

МПК: G06F 7/38

Метки: данных, сдвига

...коммутаторов 21-35 соединены с выходами 64 и 65 блока 35, информационныевходы 66, 67 и 68 которого соединены с входами разрядов трех- разрядного кода сдвига устройства, а управляющий вход 69 - со входом управления сдвига устройства. Вторые информационные входы коюлутаторов 1, 10, 11, 20, 21, 22 и 23 соединены5 920 с выходом элемента И .70, один вход которого соединен со входом 71 вида сдвига, а другой вход - со входом 72 знакового разряда кода данных.Выход элемента И 70 соединен также 5 с выходом 73 знакового разряда устройства. Устройство производит сдвиги арифметические, логические влево и вправо за один цикл на произвольное число разрядов, которое определяет- О ся двоичным кодом величины сдвига на входах 66.-68, сигналом...

Номер патента: 922726

Опубликовано: 23.04.1982

Авторы: Долголенко, Луцкий

МПК: G06F 7/38

Метки: арифметических, выполнения, конвейерное, множеством, одновременного, операций, чисел

...кодом, т.е. в результате прохода первого операнда через блоки устройства происходит перевод его в избыточную квазиканоническую систему, причем энацение -го старшего разряда первого операнда получается в 1-м ярусе и остается в триггерах третьем и четвертом 1- го яруса, а также триггерах первом и втором (1+1)-го яруса.В третьем такте содержимое регистров и триггеров второго яруса передается аналогично описанному на регистры и триггера третьего яруса, содержимое регистров и триггеров первого яруса переписывается таким же образом на регистры и триггера второго яруса, а на регистры 6, 7 и 8, а также на триггер 9 с помощью устройства управления заносится код ЧР, в триггер 1 при этом, также с помощью устройства управления,...

Номер патента: 922727

Опубликовано: 23.04.1982

Авторы: Цесин, Шостак

МПК: G06F 7/38

Метки: арифметико-логическое

...соединен с выходом63; значения Функции И узла 4 формирования логических функций, значение 6 у поступает на выход узла 7селекции при наличии на втором прямом входе элемента И 42 управляющего сигнала 21, элемент И 43, первыйпрямой вход которого соединен с выходом Ту значения функции ИЛИ узла 4 формирования логических функцийзначение Т ; поступает на выход узла 7 при наличии на втором прямом входе элемента И 43 управляющего сигнала 23, элемент И 44, первый прямой вход которого соединен с выходом НЭ; значения функции Исключающее ЙЛИф узла 4 Формирования логических Функций, значение Н; поступает на выход узла 7 селекции при наличии на втором прямом входе элемента И 44 управляющего сигнала 25, выход Б значения суммы узла б по- тетрадного...

Номер патента: 922758

Опубликовано: 23.04.1982

Автор: Плетенкин

МПК: G06F 17/00, G06F 7/38

Метки: задач, планирования, решения, экспериментов

...каждый ре гистр первого блока 4 регистров заносится информация об уровнях варьирования факторов. При этом в Г -йрегистр 1 -ой строки заносится значениег , которое должен приниматьфактор ф на г -ом уровне варьирования, В каждый 1 -й регистр второгоблока 6 регистров заносится величина , равная количеству уровней . 10варьирования фактора ф . На выходной регистр первого блока 7 умножения заносится единица, Во второйрегистр заносится величина 1 -1на единицу меньшая номера генерируемой точки плана эксперимента, Счет.чик 2 и первый регистр 10 устанавливаются в ноль.Сигналом "Пуск" включаются генератор 1 импульсов, первый импульс урс которого поступает на счетчик 2 ина группу ключей 3. При этом происходит копирование содержимого выходного...

Номер патента: 934485

Опубликовано: 07.06.1982

Авторы: Биенко, Емец, Земляной, Луданик, Стан

МПК: G06F 17/18, G06F 7/38

Метки: арифметического, среднего

...код через комму. татор 5 подается на вход вычитания третьего реверсивного счетчика 15Таким образом, в реверсивном счетчике 15 определяется разность между двумя последовательно поступающими на первый вход значениями А 2,1-А. В случае, если четное значение А 10 превышает предыдущее нечетное А.1, на втором выходе реверсивного счетчика 15 в момент достижения нулевой разности формируется высокий уровень сигнала, который через элемент ИЛИ 6 15 переключает коммутатор 5 таким образом, цто оставшаяся часть импульсов выцитаемого значения Ал подается на вход сложения счетчика 15, В результате, на первом выходе счетчика 15 20 будет код модуля разности двух последовательных значений 1 А 2 л 1-А ,который сравнивается в блоке Б сравнения с кодом...

Номер патента: 942002

Опубликовано: 07.07.1982

Автор: Ресслер

МПК: G06F 7/38

Метки: вычисления, логических, функций

...кодировать к входным сигналам 0 6 п. При этоми = бйс + Й 1) 2 Коэффициент 2 определяется необходимостью применения 0,и 1 и. Для указанного случая п = 22. Практические примеры требуют 000 и больше И-термов Р . Таким образом, для указанного примера (Рг = 1200) необходимо всего 44400 точки пересечения, которые практически не интегрируемы на одном чипе.Известные решения имеют тот недостаток, что для осуществления требуемой выходной функции из групп входных переменных затраты на логику и поверхности чипа увеличиваются таким образом, что схема неинтегрируема на одном чипе.Цель изобретения - обеспечение возможности расположения большого количества логических связей двух групп независимых входных переменных в интегрируемой МДП"технике на...

Номер патента: 942032

Опубликовано: 07.07.1982

Автор: Дворецкий

МПК: G06F 7/38

Метки: вычисления, стандартных, функций

...Х = Х/Х 1 состоит из точекаргумента, имеющих четные индексы 35 МХ =(х 1, р О,2,О2 х 2Для всех значений аргумента х, принадлежащих множеству Х 2, вычисляются значения Функции 1(хР),Р = 0,2,4,2 к 2 - 2,Это множество обозначим через22 11(хр)1, р = 0,2,О,2 2"-2Иножество У разобьем на два подмножестваУ =(х ,5=024,824222 "4,У = Г (хв ) р 1=2, 6, 10 .4+ 2, 2 "2.2 иЗдесь 0 й к ;-, очевидно, что 507У = У 2 ЧУ . Значения функциийН1(х)С У", 5 = 0,4,8,4 к 2 -4размещаются в порядке возрастанияадресов друг за другом в первом блоке555 памяти а значения функции(хр)Ф, У,2=2,6,10,4 к+22 -2размещаются аналогичным образом вовтором блоке 6 памяти. При этом мас" При этом значения функцйй (х 1 ) и 1(х+,1) выбираются одновременноиз первого и второго блоков...

Номер патента: 943709

Опубликовано: 15.07.1982

Авторы: Кабалевский, Солохин, Филин, Филинов, Цивлин

МПК: G06F 7/38

Метки: арифметико-логическое

...ЭВМ на правах внешнего устройства с помощьюуниверсальной магистрали связи, 8наборе линий магистрали связи имеются шина адреса и шина данных. Центральный процессор устанавливает нашине адреса магистрали связи адресрегистра и производит с ним обменинформацией по шине данных.Работа устройства на примере вы- .полнения наиболее часто используемой операции в программах с плавающей запятой - операции нормализациичисла.На шине 56 адреса устанавливается адрес регистра 2, а на входнойшине 37 данных - операнд, при этомпрограммируемая логическая матрица35. 1 О Формирует на своих выходах 61,58 и 59 управляющие сигналы, настраивающие коммутатор 6, сумматор-вычитатель.16 и коммутатор 4 соответственно на пропуск информации с входнойшины 37 данных на...

Номер патента: 953636

Опубликовано: 23.08.1982

Авторы: Байдич, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: нормализации, чисел

...системы счисления. Таким образом, условием нормализации вправо будет единичное состояние триггера 22 (выход 27 блока 4), условие нормализации влево будет выработано на выходе элемента И 25 (выход 28 блока 4) при нулевых значениях целой части и старшего разряда (последние К разрядов 1 дробной части обрабатываемого числа. Выработка указанных условий осуществляется следующим образом.Исходное состояние триггера 21 единичное, триггера 20 - нулевое. Информация, поступающая в каждом цикле (в том числе в циклах записи 53636 6 и хранения) на вход регистра 1,подается на б-вход триггера 20,на Р-вход триггера 21 в последних М тактах каждого цикла по сигналу Т (1, п-.1) через элемент 13 запрета подается информация старшего разрядарегистра 2. Триггеры...

Номер патента: 955034

Опубликовано: 30.08.1982

Авторы: Жук, Мерзляков, Фомин

МПК: G06F 7/38

Метки: кратного, общего, чисел

...делителей частоты соединены с входами дополнительных операндов устройства, счетные входы дополнительных делителей частоты соединены с выходом первого з,цемента И.На чертеже представлена функциональная схема предлагаемого устройства для двух операндов. 15Устройство содержит генератор 1 импульсов, элемент И 2, триггер 3, управляемые делители 4 частоты первого операнда и второго операнда 5, счетчик 6 результата, элемент И 7, 20 входы первого операнда 8, второго операнда 9.Устройство работает следующим образом.Два числа, наименьшее общее кратное которых необходимо определить, заносятся по входам устройства 8 и 9 соответственно в первый 4 и второй 5 управляемые делители частоты. На прямой вход триггера с шины пуск поступает сигнал,...

Номер патента: 955035

Опубликовано: 30.08.1982

Авторы: Мерзляков, Пешин, Фомин

МПК: G06F 7/38

Метки: вычислительное

...потенциал. Таким образом, импульсы от генератора тактовых импульсов не поступают на входы счетчиков 3 и 4 из-за низкого потенциала на втором входе элемента 2 И. При подаче сигнала Пуск на шину 6 триггер 5 перебрасывается в состояние, когда на его прямом выходе появляется высокий потенциал, который прикладывается к второму входу элемента 2 И. Импульсы генератора 1 тактовых импульсов начинают поступать на входы счетчиков 3 и 4. Поскольку коэффици ент перерасчета счетчика 4 равен 2, то на его выходе будет появляться каждый второй импульс. На выходе счетчика 4 импульс появится только по прошествии времени, равного пери одам следования тактовых импульсов. Таким образом; если в четное число, то по прошествии времени = п Тп импульсы на обоих...

Номер патента: 957203

Опубликовано: 07.09.1982

Авторы: Бессалах, Дейч, Луцкий

МПК: G06F 7/38

Метки: вычислительное

...быст 5 Ьродействия устройства,Поставпеннея цель достигается тем,что в кждый 1 -Й вьчисгц(еп ньтй бпоквведены второй, третий, четвертый регистРЫ МНОжИМОГО, ВТОРОЙ, тРЕтИЙ, ЧЕТВЕРтЫйтпятый, шестой, седьмой и восьмой регист:-.РЫ МНОжнтЕПЯ, ВТОРОЙ(ТРЕТИтй и ЧЕГВЕРТЫЙрегистры частичных произведений, пег-р.ВтОрсй, трЕтИй И ЧЕтВЕОТЫЙ рЕГИСтрът ПЕреносов, первый, второй, третий, четвер-."тый И ПЯТЫЙ РЕГИСТРЫ ПОПРаВОК ПЕОВН,второй, третиР, четвертый и пятый регист"ры результате, первый, второй, третий ичетвертый регистры переносе резупьтете,первый, второй, третий и четвертый регистры веса очередной цифры множи=.МОГО, ПЕРВЬтйт ВТООЙ И ТРЕТИЙ РЕГИСТРЫпромежуточного резупьтете, первый и второй триггеры делителя, первый, второйтретий,...

Номер патента: 960802

Опубликовано: 23.09.1982

Автор: Рейхенберг

МПК: G06F 7/38

Метки: арифметическое

...с п(п+в) +(и+1)+1Яб 3(Однако благодаря асинхронному режиму работы (прерывание процесса вычисления при х = 0 и сокращение числа тактов для сдвига) для большинства значений аргументов время вычисления значительно меньше максимального значения.Погрешность вычисления при а дополнительных разрядов всегда меньше одной единицы и-го последнего разряда аргумента.Данное устройство может быть использовано в качестве операционного устройства (спецпроцессора) для вычисления указанных Функций в устройгде= О, и - порядковый номер итерации; 1 = О, и - вес или показательитерации; и - число разрядов операндов. Рекуррентние соотношения обладают групповыми свойствами и вычисляются одновременно, причем каждое соотношение решается последовательно эаи...

Номер патента: 960803

Опубликовано: 23.09.1982

Авторы: Деревянкин, Зайкова, Романцов, Шумилов

МПК: G06F 7/38

Метки: вычислительное, матричное

...одноразрядного сумматора 3 ячейки - к первому входу элемента И 2 этой же ячейки, вторые входы элементов И 2 ячеек матрицы - к соответствуюц 1 ему входу 11, выход элемента И 2 каждой ячейки - ко входу переноса одноразрядного сумматора 3 ячейки той же строки предыдущего столбца матрицы.Для выполнения операции вычисления значения многочлена г( х) при х, равном примитивному элементу 9 поля Галуа СР(2 ), необходимо в многочлен видаг(х) = го+ гх+ гх ++ гх,1- О, г, гАССР(2)подставить элемент /Ь 6 СР (2 ), воз" вести элемент Р в степень 1, 3 = 2, йпричем Р 6 СР(2 ), и осуществить суммирование по модулю два слагаемых многочлена г( В ), у которых коэффициенты г не равны нулю. Результат операции - элемент поля Галуа СР(2 ).Устройство работает...

Номер патента: 962921

Опубликовано: 30.09.1982

Авторы: Берман, Тихомирова, Цал, Шлейфштейн

МПК: G06F 7/38

Метки: анализа, знаковых, разрядов

...управляющегокода содержит коммутатор, элемент ИНЕ и блок памяти кодов управлениязаписью наибольшего и наименьшего б 5 чисел, выход которого, а также второй информационный вход блока подключены к информационным входам коммутатора, управляющий вход которого соединен с выходом элемента И-НЕ, входы которого соединены с первым и нторым управляющими входами блока, первый информационный вход которого соединен с входом блока памяти кодов управления записью наибольшего и наименьшего чисел, выход коммутатора является выходом блока.На чертеже показана схема устройства.Устройство содержит элемент 1 не- равнозначности, узел 2 восстановления знака и блок 3 формирования управляющего кода. В состав узла 2 входят элементы И-НЕ 4 и 5, НЕ-ИЛИ б, НЕ 7, В...

Номер патента: 962922

Опубликовано: 30.09.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: арифметической, двоично-десятичных, двоичных, логической, разрядных, чисел

...О 1 - Ое иО 9 - О 16 . подаваемых на группы управляющих входов 47 и 48 мультиплексоров 29 и 30 соответственно.Рассмотрим работу устройства на ф .примере выполнения операции 5(АчВ) + (А В) + К, таблица истинности для которой приведена в962922 1 О О 0 О О О О О О О О О а О О О О 0 О Для выполнения .устройством данной математической. операции мультиплексор 29 настраивается на реализа. цию в нем логической функции Р, иэ таблицы истинности при значениях входных сигналов переноса, Р.РО, а мультиплексор 30 - на реализацию логической функции сиг.- нала таблицы истинности при этих же Продолжение табл. 1г значениях входных сигналов переноса Ри РКак следует из схемы мультиплек- Ж сора (фиг.41, для его настройки насоответствуваую логическую...