Операционное устройство

союз советсоцидлистичРЕСПУБЛИК СК 9) (11)(51) 4 О 06 Г 7/3 ПИСАНИЕ ИЗОБРЕТ ЬСТВ СИИ К АВТОРСН рня, И, ИЛИ, НЕов с фиксированн ног ад модуля й запятой ение быст оп ерандЦель изодействия тени я - и овыш и выполнении перации ления и извлечения квад ня, Сущность изобретенив решении уравнения0 с помощью асинхронн ного алгоритма, Устройс на основе узлов комбинабыстродействие котоя временем переходно На выходе устройства во ходкого процесса появля ные значения. Схема кор чающая вновь введенные тетного формирования ну ратного коря заключает х - р (ах-Ь ого итерац во созда ционного тирых определяго процесса.время перео-аналоговыесистемы.ание. Киев:982, с. 56 -тся разли рекции,вклюблок приорилей и линию задеряжи, а также схему сравне) обеспечивает выбор последовател нося ти тех значении,к решению уравнен оторые сходятс я, Асинхронный к итерационныи алг решению с геомет сходимости. Моме лений осуществля результатов К и 3 ил. тм сходит скои скоростью окончания вычисся по равенству (К+1)-й итераций,лями оп е рандов с фик сир ов ан н той,Цель изобретения - повышени родействия при выполнении оп деления и извлечения квадрат й зап бы корнкционал ойства; блока г. 2 - схема хемь п етного формирован еи ГОСУДАРСТВЕННЫЙ КОМИТЕТпО изОБРетениям и ОтнРытияПРИ ГКНТ СССР(71) Институт проблем моделирования в энергетике АН УССР(57) Изобретение относится к цифровой вычислительной технике и можетбьггь использовано в составе высокопроизводительных универсальных илиспециализированных машин, а такжеавтономно для быстрого выполнениявосьми арифметических и логическихопераций: сложение, вычитание, умножение деление, извлечение квадратИзобретение относится к области цифровой вычислительной техники и может быть использовано в составе высокопроизводительных универсальных или специализированных машин, а также автономно для быстрого выполнения восьми арифметических и логических операций: сложение, вычитание, умножение, деление, извлечение квадратного корня, И, ИЛИ, НЕ над модуНа фиг. представлена фуя схема операционного уст(1. = 1,2 п); на фиг. 3 - функциоФнальная схема блока управления иформирователя готовности,Операционное устройство (фиг.1)содержит регистр 1, коммутатор 2,коммутатор 3, преобразователь 4 пря"мого кода в дополнительный код,комбинационный умножитель 5, коммутатор б,арифметико-логический блок 7(АЛБ), коммутатор 8, блок 9 приоритетного Формирования нулей, элемент10 задержки, схему 11 сравнения,элемент И 12, элемент ИЛИ 13блок. 14управления, формирователь 15 готовности, управляющий 16 и информационные 17 и 18 входы операционного устройства, вход 19 пуска операционного устройства, информационный выход20 операционного устройства, выход 2021 сигнала. готовности операционногоустройства; х-я схема блока 9 приоритетного Формирования нулей(Фиг.3) содержит одновибраторы 33 в 3036, элементы И 37 и 38, выходы 39и 40 Формирователя готовности,В общем случае комбийационныйусилитель на п = 2разрядов содер"жит пАЛБ и п/2 дешифраторов; АЛБрасположены на р ступенях, в-я в =1, р,) из которых содержит 2 (и+3 1.оОйерационное устройство работаетследующим образом,При поступлении на вход 16 дешко-ратора 25 блока.14 управления кодов000,001,010,011,100 Формируется и 1 фсоответственно на первых пяти его "выходах, а на выходах 27 - соответ-, ф 5ственно коды.10010 01100, 11011,01111, 00001, поступающие на входАЛБ 7, выполняющего соответственнооперации сложения, вычитания, И,ИЛИ, НЕ. Первый операнд поступает 50на вход АЛБ через коммутатор б (наего управляющий вход поступает "1"с выхода 28). На управляющий входкоммутатора 8,поступает с выходов29 код 1 О, При этом результат опера-, 55ции на выходе АЛБ 7 поступает .навыход 20 операционного устройства.Одновременно с поступлением кода опе 404рации на вход 19 поступает сигнал пуска (перепад из ."О" в "1"), по которому запускается только один.одновибратор 34 (на входах Р других одновибраторов имеет место уровень логического "О", препятствующий нх запуску), на выходе которого формируется отрицательный импульс длительностью, равной времени выполнения операции в АЛБ 7 и поступления результата на выход 20.При поступлении на вход 16 дешифратора 25 кода 101 Формируется "1" на шестом его выходе, которая поступает на выходы 30 и 31, соединенные с управляющими входами коммутаторов 3 и 2. На выходе 32 формируется код 11111, поступающий на второй вход ,преобразователя 4, В результата инФормация с входа преобразователя 4 беэ изменения поступает на его выход, На управляющий вход коммутатора 8 с выходов 29 поступает код 01. С приходом сигнала пуска на вход 19 запускается только один одновибратор 35, на выходе которого Формируется отрицательный импульс на время выполнения операции умножения и поступления произведения на выход 20.Рассмотрим более подробно выполнения операции деления, При нахождении частного и квадратного корня в устройстве имеет место монотонная сходимость вычислений. То есть, записав в регистр.1 начальное приближение х тф = 0,5 в, получим первое приближение хтхто, затем х т 2) хт и т.д. Монотонная сходимость имеет ,место в силу свойства изотонности отображений с,щ х,5(ах-в) их(хф-в)Пусть хх, тогдаЦ;(х,) т (х)ххх+ 4,. (хф) = х= 1,2, Приведем пример для Ч, . Лусть ав 1, х = 1, х= О; 6,Тогда Ч,(х,) = 1Ч(х) = 0,75. Рассмотрим вычисления на первой итерации. После записи начального приближения х в регистр 1 начнет Формироватьтося новое приближение, формирование нулей и единиц этого приближения на выходе АЛБбудет осуществляться в различные моменты времени. Однако, на выходе блока 9 приоритетного Формирования нулей результат будет Формироваться так. Вначале сформируются все нули, И только после этого -35 54817 все единицы, Пусть х т = 0,011010, а п (х ) = 0,100110, Тогда промежу 1точный результат на выходе устройства 9 равен 0,0000 О, Он меньше, чем зна"то 5 чение х, и поэтому в регистр 1 не запишется, поскольку схема 11 сравнения формирует единичный сигнал только в том случае, если значение на ее втором входе больше, чем на 1 О первом. Пусть далее сформируется "1" . в старшем разряде, Тогда х то( О, 1000010 ( 4 х то), который запишется в регистр 1, и начнется Формирование нового приближения, В одно и то 15 же время может сформироваться нес,колько единиц. Но в любом спучае промежуточное значение на выходе 9 устройства всегда будет меньше или равно значению х ). Если это эначе ние больше, чем х , то оно записытовается в регистр 1, иначе не записывается. Для любой другой итерации значение у на выходе 9 устройства всегда удовлетворяет условию у 25 4 с(х ), где х- значение, храТ т 1нимое регистром 1. Таким образом, в процессе вычислений в регистр 1 моТ (1 ф) гут записаться только значения х удовлетворяющие условию х схТ 1 т (11)30 4 у(х) . В тот момент времени, когда х, становится равным х+ = 1(х+),ТИзначения на обоих входах схемы сравнения становятся равными, Повторные запуски одновибратора 35 прекращаются и формируется сигнал готовности,При подаче на вход 16 дешифратора 25 кода 110 Формируется "1" на седьмом выходе.его,которая поступает на выход 31, соединенный с управ О ляющим входом коммутатора 2, Ло сигналу "Пуск", поступающему на вход 19запускается одновибратор 33, на его выходе 30 формируется положительный импульс. В результате на выходах 27 формируется код 01011,поступающий на управляющий вход АПБ, Значение второго операнда 0,5 в через АЛБ, блок приоритетного Формирования нулей и элемент задержки посту О пает на информационный вход регистра 1 и записывается в нем по сигналу, поступающему с выхода 30. По окончании импульса на выходе 39 появляется "1" на выходе 40, которая формирует на выходах 27 код 10010, поступающий на управляющий вход АЛБ 7, включая его в режим суммирования, С выхода регистра 1 на первый 40 6вход коммутатора 2 поступает значение О, 5 х, где х - э нач ение, хранимое регистром 1, Ня второй вход АЛБ поступает значение делителя 0,5 в, Умножение числа 0,5 на х,в осуществляется в результате сдвига х,в на один разряд вправо, В результате на выходе АПБ 7 Формируется значениех - 0,5 (ах-в)(0,5 а 1 доп ф х + 0,5 н,где 0,5 адоп - значение числа0,5 а в дополнительном коде,В первоначальный момент времених=в. С течением времени на выходеАПБ 7 сформируется значение.х т 1,удовлетворяющее неравенству0,5 вх0,5 в,5(ав-в).Схема 11 сравнения формирует на своем выходе и х записывается, Т 1в регистр 1. При этом времязадержки появления "1" в блоке приоритетного формирования нуля равно11где и - число разрядов представления операндов; 1 1 - соответ 11 О)ф 1(04)ственно время переключения 1-го разряда от входа регистра 1 через коммутаторы 2 и 3, преобразователь 4,умножитель 5, коммутатор 6 до выхода АПБ 7 и "1" в "0" и иэ "О" в "1".Это обеспечивает занижение значенийрезультатов на выходе блока приоритетного формирования нулей по сравнению со значениями, Формирующимисяна выходе АЛБ 7,Поступление информации с выходаблока приоритетного формирования нулей на первый вход регистра 1 черезэлемент 10 задержки препятствует записи значений, меньших по сравнениюсо значениями, хранимыми регистром1, во время переключения "1" в "О"на выходе схемы сравнения.В течении времени в моменты т 2,т 3тИ в регистр 1 будут записываться последовательные приближеният 2 тИ фх , х ,х = х , удовлетворяющие неравенствамх 1 х с х - 0,5(ах - в); т 1 тй т 1 т 1ххх - 0,5(ах - в);т (н) тн т (н -1) .т(й-) - в), 1481740откуда х = х = А/в. Возможность ваписи значения х "1 хв регистр 1 исключается, поскольку это означало бы, что на выходе устройства приоритетного Формирования нулей имеет место значениех = х- (О, 5 а х- в ) ) х +,т(и+1что невозможно, так как10х - 0,5(ах - в) = х,Следовательно, через определенное время после пуска операционногоустройства в регистре 1 сФормирует 15ся частное от деления а на в, поступающее на выход коммутатора 8. Сигнал готовности формируется следующимобразом. По первой записи в регистр1 по сигналу от схемы сравнения запускается одновибратор 36, которыйповторно запускается каждый раз одновременно с записью информации врегистр 1. Длительность импульса,Формируемого одновибратором 35, неменьше, чем время прохождения информации от входа регистра, 1 до выходасхемы 11 сравнения. В результатеотрицательный импульс на выходе одновибратора 36 длится до установления в регистре 1 решения хЯ,Послечего на выходе схемы сравнения установится "О" и повторные запуски одновибратора 36 завершатся.Выполнение операции извлеченияквадратного корня осуществляется35при подаче на вход 16 дешифратора25 кода 111 и еигнала пуска, Приэтом в начальный момент времени врегистр 1 записывается начальноеприближение корня х = 0,5 в так же,ТОкак и при выполнении: деления.В последующие моменты временит 1, т 2тИ в регистр 1 записываются последовательные приближениях, х,х = х, удовлетворяютщие неравенствамх ( х с х 0 5 х ) - в)хт" с х(хт" - 0 5 х ) - в)50титит Сй)х ьх ь=х ( х- 0,5 х ) - в),откуда х ф = х= ив. 55Умножение значения 0,5 на число х ) - в),= 1,Б обуславливается необходимостью обеспечения монотонной сходимости последовательности 1 хк х,Сигнал готовности формируется так же, как и при выполнении операции деления.Формула изобретения1. Операционное устройство, содержащее регистр, четыре коммутатора, преобразователь прямого кода в дополнительный код, комбинационный умножитель, арифметико-логический блок, схему сравнения, элемент И, элемент ИЛИ и блок управления, первый и второй выходы которого соединены соответственно с управляющими входами первого и второго коммутаторов, первые информационные входы которых соединены.с первым входом схемы сравнения, выходом регистра и первым информационным входом третьего коммутатора, второй информационный вход которого соединен с первым информационным входом четвертого коммутатора и выходом комбинационного умно- жителя, первый информационный вход которого соединен с выходом второго коммутатора, второй информационный вход которого соединен с первым инФормационным входом операционного устройства и первым информационным входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора, второй информационный вход которого соединен с вторым информационным входом операционного устройства и вторым информационным входом первого коммутатора, выход которого соединен с информационным входом преобразователя прямого кода в дополнительный код, выход которого соединен с вторым информационньм входом комбинационного умножителя, а управляющий вход - с третьим выходом блока управления, четвертый и пятый выходы которого соединены соответственно с управляющими входами третьего и четвертого коммутаторов, выход схемы сравнения соединен с первым входом элемента И выход которого соединен с первым входом элемента ИЛИ, шестой выход блока управления соединен с управляющим входом арифметико-логического блока, выход кЬ- торого соединен с третьим информационным входом третьего коммутатора, 1481740выход которого соединен с информационным выходом операционного устройства, управляющий вход которого соединен свходом формирования кодаоперации блока управления, о т л ич а ю щ е е с я тем, что, с цельюповищения быстродействия при выполнении операции деления и извлеченияквадратного корня, в него введеныблок приоритетного Формирования нулей, элемент задержки и Формирователь готовности, первый вход которого соединен с входом пуска операцион"ного устройства, выход сигнала готовности которого соединен с первым.выходом формирователя готовности,второй выход которого соединен с входомзапуска блока управления, седьмойвыход которого соединен с вторымвходом Формирователя .готовности,третий выход которого соединен свторым входом элемента ИЛИ, выход которого соединен с входом синхронизации регистра, инФормационный вход 25которого соединен с выходом элемен,та задержки, вход которого соединенс выходом блока приоритетного формирования нулей и вторым входом схемысравнения, выход которой соединенс третьим входом Формирователя готовности, четвертый выход которого соединен с вторым входом элемента И, выход арифметико-логического блока соединен с входом блока приоритетногоФормирования нулей,2. Операционное устройство по п.1,о т л н ч а ю щ е е с я тем, что блок приоритетного Формирования нулейсодержит и схем (и - разрядностьоперандов), каждая из которых содержит одновибратор, элемент задержкин элемент И, выход которого соединенс выходом схемы блока, вход которойсоединен с входами одновибратора иэлемента задержки, выходы которыхсоединены соответственно с первым ивторым входами элемента И,. 3. Операционное устройство по.п.1, отличающеесятем,что Формирователь готовности. содержит четыре одновибратора и два элемента И, причем первый вход Формирователя готовности соединен с первыми входами первого, второго итретьего одновибраторов, вторые входы которых соединены с вторым входом формирователя готовности, первымвходом четвертого одновибратора ипервым входом первого элемента И,второй вход которого соединен с первымвыходом первого одновибратора,второйвыход которого соединен с вторым итретьим выходами формирователя готовности, первый и четвертый выходы которого соединены соответственно свыходами второго и первого элементов И, первый, второй и третий входы второго элемента И соединены.соответственно с выходами второго,третьего и четвертого одновибраторов, второй вход четвертого одновибратора соединен с третьим входомФормирователя готовности,1481 И 40г.гСоставитель Е.Мурзинатор Л.Гратилло техред Л.Олийнык Корректор О,Чигинев Заказ 3782 тираж 668 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101