Аналого-цифровое устройство для решения системы дифференциальных уравнений

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 14 НИЯ ПИСАНИЕ ИЗОБРЕ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ штабах времени. Целью изобретения является расширение функциональных возможностей за счет решения систем нелинейных дифференциальных и аглебраических уравнений с увеличенным количеством уравнений. Устройство содержит блок управления, блок памяти,М блоков интегрирования, блок обмена информацией, селектор адреса, периферийные устройства, М блоков расширения размерности матрипы, К блоковмоделирования нелинейных функций, регистр состояний, программируемый таймер, интегратор, аналого-цифровойпреобразователь, умножающие цифроаналоговые преобразователи, цифра- ааналоговые преобразователи, шину -прерываний, нину синхронизации, информационную шину, сумматоры, узлыкоммутации, регистры, узел управления, ключи, нелинейный перемножающийузел. 1 э.п. ф-лы, 2 ил. нерге аналоговыеКиев: Техни(57) Иэ обрелительной тзовано дляскретныхения в реал стемы тельно зо Вано дискре ления бах вр ГОСУДАРСТВЕННЫЧ 1 КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР(71) Отдел э тической кибернетики АН МССР(56) Авторское свидетельство СССР У 1259300, кц. С 06 Л 1/00, 1986,Пухов Г,Е., Самойлов В.Д., Аристов В.В. Автоматизированные цифроустройства моделирования.ка, 1974, с. 197, рис.90.0-ЦИФРОВОЕ УСТРОЙСТВО ДЛЯЕМЫ ДИФФЕРЕНЦИАЛЬНЫХ УРАВение относится к вычис" хинке и может быть испол оделирования непрерывнороцессов и систем управьном и ускоренном мас",Изобретение относится к вычислий технике и может быть испольдля моделирования непрерывнотных процессов и систем управв реальном и ускоренном масштаемени.Цель изобретения - расширение функциональных возможностей путем решения систем нелинейных дифференциальных и алгебраических уравнений сувеличенным количеством уравнений.На фиг. 1 и 2 изображена функциональная схема аналого-цифрового уст 06 Л 1/02, С 06 Р 7/38 ройства для решения си дифференциальных уравненийУстройство (фиг. 1 и 2) содержит блок 1 управления, блок 2 памяти, М блоков 3 интегрирования, интегратор .4, аналого-цифровой преобразователь 5, умножающие цифроаналоговые преобразователи 6, цифроаналоговый преобразователь 7, блок 8 обмена информацией, селектор 9 адреса, блок 10 периферийных устройств, блок 11 расширения размерности матрицы, блок 12 моделирования нелинейных функций, 5 1462говых преобразователей 6 и 26, задаются интервалы интегрирования в программируемый таймер 14,определяютсякоды узловых точек Функций аппрокси 5мации, заносимые в нелинейные перемножающие узлы 33, задаются коды управления узлами коммутации 20, 25,28, 29 и 35 и вид моделируемого уравнения (3). При этом в случае предста вления (3) в виде Хз=ц Р(Я) с помощью регистра 31 и ключа 32 к входамузла 33 подключаются выходы узлов 28и 29. В случае представления (3) ввиде Х=РЩ) к входам узла 33 подключаются узел 28 и источник опорного напряжения. В случае выполненияопераций умножения двух переменныхк входам узла 33 подключаются узлы28 и 29, а в узле 33 задается функци 1 У=К Х,Все эти установки производятсяпутем выборки необходимых значенийиз блока 2 памяти под управлением блока 1 через блок 8 по группе выводов17 и адресу, формируемоу селектором9 адреса на группе выводов 16,С помощью ключей 34 осуществляется режим разрыва связей всех. решающих блоков путем подачи кода началь- З 0ной установки с соответствующеговхода селектора 9 адреса. Этот режимнеобходим для контроля решающих блоков и установленных коэффициентовпередачи сумматоров. 35Устройство работает следующим образом. фПосле выполнения этапа подготовкик решению уравнений -(3) в блок2 памяти введена программа цифровой 40части моделирования (например, программа управления динамическим обьектом, описываемым уравнениями вида(1)-(3) в зависимости от изменения,переменных в процессе решения), в " 45блоках 3, 1 1 и 12 соответственно установленыкоды на входах преобразователей 7, 18, 6 и 26, заданы постоянные времени интегрирования интеграторов 4, заданы управляющие коды80узлов коммутации 20, 25, 28, 29 и35, установлены начальные условияинтеграторов й, ключи 32 переведеныв положение, соответствующее конкретному виду равнения (3), в нелиней- ббные перемножающие узлы 33 занесеныкоды узловых точек Функций аппроксимации, в таймер 14 внесены необходимые временные интервалы. 378 6В исходном состоянии по команде блока 1 обнуляются регистры 13 и 21, в результате чего интеграторы 4 устанавливаются в.режим "Исходное по" ложение".Решение уравнений (1)-(3) начинается при поступлении от блока 1 черезблок 8 в регистр 21 (адрес которого указывается селектором адреса) сигнала, переводящего интегратор 4 иэ режима "Исходное положение" .(кол 00 на первых двух выходах, подающихся на управляющие входы интеграторов 4)Таким образом, интеграторы 4 .могут индивидуально управляться - переводиться в строго определенный рвким работы в моменты времени, определяеже программой цифровой части.Программное управление постоянной времени каждого из интеграторов 4 осуществляется узлом 35 коммутации путем переключения набора резисторов и конденсаторов, установленных известным образом на входах и в обратной связи интеграторов 4,Одновременно в узле 22 управления Формируется сигнал, осуществляющий пуск аналого-цифрового преобразователя 5.С помощью узла 22 управления осуществляется циклическая работа преобразователя 5 с записью в регистры 24 и 30 соответственно значенийпеременныхХ; и Х что обеспечивает периодическое обновление значений врегистрах 24 и 30, Блок 1 в соответствии с программой задает адрес од-. ного иэ регистров 24 или 30 и считывает из него значения переменной в " блок 2 памяти,В соответствии с заданными в таймере 14 интервалами интегрирования Формируются сигналы прерывания, поступающие в блок 1, который осуще- ствляет обработку прерываний, Необходимые изменения режимов работы интегрщоров 4, управление узлами коммутации 20, 25, 28, 29, 35 и регистрами 21 и 31, установка кодов в преобразователях 6, 7, 18, 26 и узлах 33 осуществляются в соответствии с программой обработки прерываний, заданной пользователем, по окончании которой блок 1 продолжает выполнение прерванной программы.В регистре 13 находится слово сос" тояния устройства, которое может бытьиспользовано основной программой пользователя либо, программой обработки прерываний для принятия необходимого решения в соответствии с текущими режимами работы интеграторов 4Решение уравнения (2) осуществляется блоками 11, на входы которых :поступают переменные Х.10Останов интеграторов 4 в блоках 3 :осуществляется подачей кода 11 на :входы интегратора 4 с первого и второго выходов регистра 21, а останов преобразователей 5 - подачей соответствующего сигнала на четвертый вход регистра 21. При этом в узле :22 осуществляется блокировка сигнала20 ".Лус к" .фо р мул а из о б р ет е н ия1, Аналого-цифровое устройство для 28 решения системю дифференциальных уравнений, содержащее М блоков интегрирования (где М - порядок системы уравнений), блок управления, информационный вход-выход, выход адреса 30 и группа выходов синхронизации которого соединены с информационным входом-выходом, входом адреса и входом записи-считывания блока памяти соответственно, о т л и ч а ю щ е е с я тем, что, с целью расширения функ" циональньж воэможностей за счет решения систем нелинейных диффрренциапьных и алгебраических уравнений с увеличенным количеством уравнений, в него введены регистр состояний, блок"обмена информацией, селектор адреса, программируемый таймер, Я блоков расширения размерности мат- рицЫ и К блоков моделирования нели нейных функций, где Я - количество новых уравнений, К - количество нелинейных функций, группа выходов селектора адреса соединена с входами синхронизации К блоков моделирования нелинейных функций, с входами синхронизации Я блоков расширения размерности матрицы и М блоков интегрирования, выход селектора адреса соединен с входами начальной установки Я блоков расширения размерности мат" рицы, К блоков моделирования нелиней ных функций и М блоков интегрирования, информационные выходы М блоков интегрирования соединены с информационными входами регистра состояний, входы записи которого соединены с входами адреса блока обмена информацией и программируемого таймера и выходом адреса блока управления, информационный вход-выход блока управления соединен с информационным входом программируемого таймера, с первым информационным входом-выходом блока обмена информацией, выходом реги" стра состояний и является информацион . ным входом устройства, группа выходов синхронизации блока управления соединена с входами синхронизации блока обмена информацией и программируе" мого таймера, выход программируемого таймера соединен с входом прерываний блока управления, информационный вход селектора адреса соединен с выходом адреса блока обменаинформации, второй информационный вход-выход которого соединен с информационнымивходами-выходами М блоков интегрирования, с информационными входами К блоков моделирования нелинейных функций и Я блоков расширения размерности матрицы, выходы переменных Я блоков расширения размерности матрицы соединены с группой входов переменных Яблоков расширения размерности матрицы, К блоков моделиро-. ния нелинейных функций и М блоков интегрирования, выходы переменных и их производных каждого иэ М блоков интегрирования соединены с группой входов переменных Я блоков расширения размерности матрицы и К блоков моделирования нелинейных функций, группа входов переменных каждого иэ М блоковинтегрирования соединена с группой входов переменных. Мблоковинтегрирования, выход переменной каждого из К блоков моделирования нелинейных функций соединен с группой входов переменных каждого из Я блоков расширения размерности .матрицце2. Устройство.по п. 1, о т л ич а ю щ е е с я тем, что каждый блок расширения размерности матрицы содержит г узлов коммутации, где й - количество новых столбцов, т умножающих цифроаналоговых преобразователей, сумматор и ключ, управляющий вход которого является входом начальной установки блока, выход клю 9 1462378 1 Оча является выходом переменной, груп- лей, вход переменной которых соедипа входов синхронизации блока соеди- нен с выходом соответствующего узнена с входами синхронизации г уз- ла коммутации, группа входов которолов коммутации и г-умножающих цифра- го является группой входов перемен 5аналоговых преобразователей, информа- . ных блока, выходы г умножающих циФ- ционный вход блока соединен с уп- роаналоговых преобразователей соеравляющими входами г узлов коммутации динены с г информационными входами и информационными входами г умножа- сумматора, выход которого соединен с юлих цифроаналоговых преобразовате о информационным входом ключа,14 Ь 237 В дакто Огар ректор Л. Зайцева Заказ 727/51 Тираж 667 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 О Состав ехред ль В.НикитинА,Кравчук