G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 446057

Опубликовано: 05.10.1974

Авторы: Чистяков, Яновский

МПК: G06F 7/38

Метки: выбора, перестановок, производящей, результата, решения, функции

...и "единичное"состояния, С выходов 3 блока 1 снимаетс;ся кодовый сигнал а Ь" 1 . Такиме"образом, каждый импульс с генератора15 будет формировать на выходах 3 бло ка 1 параллельный кодовый сигнал, соочветствуюший отдельной комбинации О Ьрезультата (2).ЗОКодовые сигналы с выходов 3 блока 1подаются в двух направлениях: через блоклинй задержек 4 на рабочие входы 6 блока ключей 5 и на входы пороговых элементов 10. К выходам каждого отдельногопорогового элемента 10 подключены одноименные выходы регистров блока 1. Приэтом (см. чертеж) на первый сверху пороговый элемент 10 подключены одноименныевыходы регистров (3 Ь 1 " Г , 40на второй пороговый элемент 10 - одноименные выходы регистров "0 , "Ь1 и тэ да3Если кодовые сигналы с выходов 3 45...

Номер патента: 448459

Опубликовано: 30.10.1974

Авторы: Немытов, Оранский

МПК: G06F 7/38

Метки: двоичных, логарифмирования, цифровое, чисел

...мое Годер Науграсууе- СдЮигаувиийугиеуггрйа рюгисуутр С У 1 Ут а Утг ц Р оао,юаат 11 ттюгга : д;оаа, т 1111 О т увюпа = х+ тт у, 1 тт тпююю вОт ттт, 1Оаааютс+ ают, ОООО татас 1 + ту, тууаапюато Овт юю цоп в та У 01+ 111, тттт ттт г т ттт 1 а 12 ООО ттгтттттттгт Сумматор Оат,споаюа 1 сттотпас,саююааюаоюао аоа,сааюповооопо ООО,О 1111 пт 1000 тгт,;спасоОтав 111, ттт Оюоаа тцтп тг , 1 угюоааатот ттг, тттгтааоюцгг 11, тгтгттююсюат ааа,ююовюаатт ттт 11 11 тттт 1 тююпг Оса,воааоссоаттт ттт,ттгтттгттта 1 ттт,тутУто гтг, тттгтттттттт аао, Ооппюсаоопап пап, Оаппооасцооооао, а тт тат таюв т т т,та овцс та 1 ца 1 т, т г тпвоаотаус гтт,ттттааааотог тут, тттгггвовоцт впп,ппвоввс 111 1 1, 1 тт т 1 т 1 тсювт аао,псоаассвсттт ту,тт г т т 1 1 1 11 ют...

Номер патента: 448460

Опубликовано: 30.10.1974

Авторы: Газиян, Мкртчян

МПК: G06F 7/38

Метки: модулю, накапливающий, сумматор

...состояние и переключаются в новое состояние только по окончании входных сигналов.Накапливающий сумматор по модулю 3 в троичной системе счисления функционирует согласно следующей схеме, где Х - очередное сл агаемое, 5 (1) - содержимое сумматор а, 5(1+1) - результат сложения;Х О О О 1 1 1 2 2 2 5О 1 2 О 1 2 О 1 2 5(+1) О 1 2 1 2 О 2 О 1 Троичная цифра Л кодируется в виде двух двоичных цифр Л и Лз, где Л - младший член троичной цифры, а Лз - старший член, следующим образом: Пример работы накапливающего сумматора по модулю 3,Пусть текущее содержимое троичного сумматора 5(Ц=2. Это значит, что Р=Рз=1, а Р=Г =О. Обозначим суммы весов возбужденных входов (суммарные возбуждения) пороговых элементов нейронов 1, 3, 5 и 8 через аь оь оз, о 4...

Номер патента: 450163

Опубликовано: 15.11.1974

Авторы: Бобров, Журкин

МПК: G06F 7/38

Метки: к-значный, сумматор, фазоимпульсный

...к схемам сборки. Выход последней схемы сборки устройства является выходом к-значного фазоимпульсного сумматора.Слагаемые, поступающие на входы к-значного фазоимпульсного сумматора, представлены в фазоимпульсной форме, причем каждому нз к возможных значений (О, 1, 2, (Й - 1) соответствует наличие импульса тока по соответствующему такту (т-з - , -зй й - 1 й - 2 з з)2 1Для нормального суммирования информации все слагаемые подаются в одном цифровом периоде, а результат операции получается в следующем цифровом периоде, кроме нулевого значения результата (нулевое значение результата выводится в том же цифровом периоде).За цифровой период принимается временный интервал между двумя токовыми импульсами редкого такта т, в генераторе...

Номер патента: 453690

Опубликовано: 15.12.1974

Авторы: Бченко, Изобретени, Папаика, Чинков

МПК: G06F 7/38

Метки: координат, цифровой

...1-1 а 4) 36904.рИс ход б) )окопикения 8 9 с нпп).рдгоря 1 О, ) пр;)ил 5)с)50)0 счетчиком 11, подаотся соответственно сов(1 о н з)п(эо т. е.и ЛЛС выхода блока умножения 8 импульсы,нропорцноналы 5 ыс произведению Л, с цсрез ключ 12 поступают в компаратор 14. С Выхода блока умножения 9 импульсы в комнардтор 14 нс проходят, посколы(у ключ 13 закрыт. При поступлении на счетчик 4 импульсов он перен (устанавливаетсянулеьое состоянис) и на его выходе формируется импульс, поступающий на блок управления 5. С выхода блока умном(ения 815комнара 5 ор 14 поступит КЛ,. Л,. импульсов, где К - коэффнциеКг пропорциональности.Влок управления 5 формирует управляющие сигналы, которь)ми показания счетчика 2 (код Л, ) через схему перенося 3...

Номер патента: 454549

Опубликовано: 25.12.1974

Авторы: Богданов, Кузьмин

МПК: G06F 7/38

Метки: арифметическое

...в регистре результата располагается старшим разрядом в тетраде 8, младшим - в крайней ближайшей к выходу 2 тетраде регистра результата, Сигнал признака отсутствия арифметической операции по входу 1 устройства прекращается, в результате чего циркуляция через схему И 7 запрещается,В течение первой тетрады синхроимпульсов сдвига младшей десятичный разряд регистра результата с выхода 2 поступает на сумматор 15, где складывается с младшим десятичным разрядом регистра постоянного операнда, который подается на вход 4 сумматора. После сложения в конце первой тетрады результат поступает на регистре коррекции 16.В момент совпадения признака арифметической операции (вход 1 устройства) и второй тетрады синхроимпульсов сдвига (третий вход...

Номер патента: 465630

Опубликовано: 30.03.1975

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, гиперболического, обратного, тангенса

...значащими разрядами справа от двоичной запятой, в накопительном сдвигающем регистре 9 - нулевое значение.Получение обратного гипероолического тацгецса основано ца следующих соотношениях: Ую = У, У; - ,г= У, - д,Х,2-, У,- О,хю=1, х, =х - д у 2 - ,х-а./=-1,2;3,4,4, ,Зй+ 1,3 г+ 1гг.Указанные разностные рекуррентцые соотношения реализуются в параллельно-последовательной структуре устройства. Все соотношения решаются параллельно, Каждое соотношение решается последовательно за и тактов в каждой итерации.Так как система базисных функций, сходящаяся последовательность угловых приращений агй 2 -7 не удовлетворяет условиям то для устранения зоц песходимости необходимое повторение по два раза только 4, 13-й и т. д. итераций, определяемых по...

Номер патента: 467347

Опубликовано: 15.04.1975

Авторы: Леусенко, Морозевич

МПК: G06F 7/38

Метки: арифметическое

...схем сравнения 2, на первые входы которых поступают значения мантисс сомножителей, а на вторые входы - значения ЗО равновероятных двоичных чисел, выходы схемсравнения подключены ко входам схемы совпадения 3; устройство деления, состоящее из счетчика 4 с управляемым коэффициентом пересчета, вход которого подключен к выходу схемы 3 и ко входу дешифратора 5 масштабного коэффициента, второй вход которого подключен к выходу счетчика 4, а выход - к третьему входу регистра 1; устройство алгебраического сложения, включающее дешифратор записи 6, первый вход которого подключен к выходу счетчика 4, а второй вход - к выходу регистра 1, выходы дешифратора 6 подключены ко входам реверсивного счетчика 7 мантиссы суммы.Функционирование арифметического...

Номер патента: 467348

Опубликовано: 15.04.1975

Авторы: Канарский, Кириченко, Кузьмин, Петров, Рябуха, Степанов

МПК: G06F 7/38

Метки: вычислитель, цифровой

...триггерных ячеек счетчика результата, устанавливаются в исходное состояние,При поступлении первого импульса с источника 12 числовой последовательности Х, в квадраторе 2 образуется число (ХР+1). Через время т определяемое временем окончания переходных процессов в квадраторе 2, этот импульс, задержанный линией задержки 10, через схему переноса 4 и группу схем ИЛИ 5 переносит дополнительный код числа (ХР+1) в сумматор 6. В результате показание сумматора станет С - (Х,г+1), где С - емкость сумматора, Через время тг, определяемое временем задержки линий задержки 9, через схему переноса 3 и группу схем ИЛИ 5 содержимое счетчика 1 переносится в сумматор 6 в прямом коде. В сумматоре происходит сравнение чисел Х и (ХР+1) Есливыбрать таким, что...

Номер патента: 468238

Опубликовано: 25.04.1975

Автор: Мельников

МПК: G06F 7/38

Метки: делительное

...устанавливается в "О" и сего выхода снимается сигнал переполнениясчетчика. При этом возможны два случая.Первый случай - остаток от деления равеннулю - это значит, что сигналы переполнения счетчика делимого 5 и счетчика де:лителя 2 появляются одновременно. Этофиксируется схемой И 1 3 и по сигналу 1 с.ее выхода через схему ИЛИ 15, триггер14 возвращается в исходное состояние,,закрывая схему И 12; второй случай -остаток не равен нулю - тогда импульс свыхода счетчика делимого 5 появится первьм, Задержанный элементом задержки 16импульс подается на установку в "Оф счетчика делителя 2, сдвиг единицы в сдвигаюшем регистре 7 на разряд в строку старших разрядов и перепись кода дополнительного счетчика 6 в счетчик делимого 5,Допоии 1 тельный...

Номер патента: 475618

Опубликовано: 30.06.1975

Авторы: Антонов, Лебеденко, Тверезовский

МПК: G06F 7/38

Метки: вычисления, первой, разности

...второго преобразования с выхода узла 25 поступает ца схемы 16 и 17 импульс считывания, На эти же схемы поступает сигцал с триггера 21, через схему И 23 и схему ИЛИ 15 также с триггера 20.Т 13 к как число разрядов сетчиков 1 и 2 выбрацо одинаковым, то при с 1(1,с 1(о 1), где (,(1 значение входного сигнала в момент цсрвоца:альцого преобразования; с(1) - знасццс сигнала прп втором преобразовании, трцг;сры 20 и 21 находятся в одинаковых состояцях. В этом случае при поступлении сигнала опроса с узла преобразования 25 происходит совпадение сигналов ца схеме 16, Выходной сцгал с этой схемы поступает ца входы схем И 6 - 8, на другие входы которых заиедсцы пулевые выходы триггеров счетчика 2 11 выходах схем совпадения при этом действует...

Номер патента: 475619

Опубликовано: 30.06.1975

Авторы: Грибок, Обуханич

МПК: G06F 7/38

Метки: квадратор

...1, элемента задержки 2, ключей 3, накопителя 4. Вход 5 квадратора соединен с входом ключей 3 и с входом элемента задержки 2, выход 25 которой подключен к входу накопителя 4 и к входу счетчика-регистра 1, информационные выходы которых через ключи 3 связаны с соответствующими входами накопителя 4 со сдвигом на один разряд. ЗО Квадратор работает следующим образом.В исходном состоянии счетчик-регистр 1 ц накопитель 4 установлены на нуль. С приходом первого импульса код счетчика-регистра 000000 через ключи 3 подается на вход накопителя 4, который це измецяет при этом своего состояния 0000000. С некоторой задержкой т, цеобходцмой ца установление переходных процессов накопителя 4, в элементе задержки 2 этот же импмльс поступает ца вход...

Номер патента: 478314

Опубликовано: 25.07.1975

Автор: Лобов

МПК: G06F 7/38

Метки: выражения, вычисления, двоичной, системе, счисления

Номер патента: 479110

Опубликовано: 30.07.1975

Авторы: Богородицкий, Мельников, Рыжевский

МПК: G06F 7/38

Метки: вычисления, логарифмов

...4 устанавливается в 1 и открываетсхемы И 6, 7, одновременно заносится 1в первый разряд сдвигающего регистра 3,открывается первая схема группы схем И 9,остальные схемы И 9 закрыты. Схемы И9 подключены к суммирующим входам разрядов реверсивного счетчика 2. Коэффициент пересчета реверсивного счетчика равен 10 (реверсивный счетчик работает в десятичном коде),Число, представленное импульсами, поступает на вход 19. Через схему И 7 импульсыподаются на реверсивный счетчик 2 через соответствующую схему из группы 9. Если кодчисла больше десяти, то импульс переполнения старшей декады через схему И 6 поступает в счетчик 1 - счетчик характеристики, атакже записывает в старшую декаду 1 иосуществляет сдвиг единицы в сдвигающемрегистре 3 на разряд...

Номер патента: 482738

Опубликовано: 30.08.1975

Авторы: Беспалов, Будовский, Козлов, Точин, Шагулин

МПК: G06F 7/38

Метки: арифметическое

...регистров 4 и 5.В этом случае числа заносятся в координатно-адресные регистры 4 и 5. С третьего выхода блока местного управления 7 на управляющий вход элемента И 10 выдается разрешающий сигнал, а с второго выхода блока 7 вырабатывается сигнал спроса, который проходит последовательно соединенные элемент ИЛИ 9 и элемент И 10 и поступает на третий вход постоянного запоминающего блока 3. Результат сложения в виде суммы снимается с первого выхода постоянного запоминающего блока 3 и записывается в регистр результатов 1.2. Разрядная сетка первого и второго слагаемых больше разрядной сетки координатно- адресных регистров 4 и 5.В этом случае младшая часть первого и второго слагаемых заносится в координатно-адресные регистры 4 и 5. С...

Номер патента: 484518

Опубликовано: 15.09.1975

Автор: Лушпин

МПК: G06F 7/38

Метки: двоичных, разрядных, суммирования, чисел

...3 2/-го ряда данного блока 2, выходы сумм (2 Й - 1)-го и 2 А-го сумматоров 3 21-го ряда соединены с первым и вторым входами Й-го сумматора 3 (21+1)-го ряда данного олока 2.ЮВыходы переносов 1 - : . -го сумматоров 34 (г)г-г(21 - 1)-го ряда г-го блока 2 соединены со вторыми входами одноименных сумматоров 3 .21-го ряда (г - 1)-го блока 1, выходы переносов (2 Й - 1)-го сумматора 3 21-го ряда г-го блока 2 соединены с третьим входом А-го сумматора 3 (21+1)-го ряда (г - 1)-го блока 1, а выход переноса 2 Й-го сумматора 3 21-го ряда соединен с третьим входом й-го сумматора 3 (21+2)-го ряда (г - 1)-го блока 1, Входы сумматоров 3 первого ряда г-го блока 2 соедине 31 Чны соответственно с 1 - : - -ми входами сум 4мирования данного блока 2, а...

Номер патента: 486318

Опубликовано: 30.09.1975

Авторы: Болтачев, Верзаков, Зубцов, Лях, Михайленко

МПК: G06F 7/38

Метки: величины, вычисления, обратной

...группу элементов И 10, переписывая тем самым прямой код У, из счетчика 12 в накапливающий сумматор 7. Четные импульсы остатка, выделенные триггером 6, вводятся непосредственно в сумматор. Параллельно через блок 9 задержки импульсы остатка поступают на разрешающий вход блока 11 вычитания. В случае отсутствия запрета (импульсов У, с элемента ИЛИ 13) эти импульсы регистрируются счетчиком 12 и, опрашивая группу элементов И 4, переписывают код У 4 входного счетчика 1 в накапливающий сумматор 7, Импульсы Уб переполнения сумматора через элемент ИЛИ 13 поступают на блок 11 вычитания, запоминаются им и препятствуют прохождению очередного импульса остатка на выход блока 11. В период между первым и вторым переполнениями счетчика 1...

Номер патента: 491129

Опубликовано: 05.11.1975

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: возведения, двоичных, степень, третью, чисел

...образом,Начальное состояние двоичного счетчика 1и сумматоров 2 и 3 - нулевое, Двоичноечисло (Х), представленное последовательностью импульсов, поступает на входную шину устройства 6. С приходом первого импульса1 О к содержимому второго сумматора прибавляется единица, а содержимое счетчика 1 передается через группу элементов И 4 и прибавляется к содержимому первого сумматора3. Входной импульс проходит через второй15 элемент задержки 5 и открывает вторую группу элементов И 4, через которые содержимое счетчика 1 передается на вход сумматора3 со сдвигом на один разряд влево, Такимобразом, к предыдущему значению в суммато 20 ре 3 прибавляется утроенное содержимоесчетчика 1. Затем входной импульс проходитчерез первый элемент задержки 5,...

Номер патента: 491946

Опубликовано: 15.11.1975

Авторы: Войтер, Корнейчук, Тарасенко, Тесленко, Хижинский

МПК: G06F 7/38

Метки: извлечения, корня, ой, степени

...из требуемой точности вычисления искомого значения корня. В данном примере положим для5 оп еделенности т=5. Вычисление0,235 рдлится т циклов,В начале первого цикла схема управления 7 через коммутатор б записывает единицу в первый справа после запятой разряд регистра 8 начального коэффициента, т. е, заносит код 0,10000. Такой же код будет на выходе коммутатора 6 в течение всего первого цикла. В первом такте первого цикла происходит одновременное суммирование на всех сумматорах таким образом, что на сумматоре 2; складывается содержимое сдвигового регистра 1; с кодом на выходе коммутатора б (если на выходе младшего разряда сумматора 2;- единица или с нулем, когда на выходе младшего разряда сумматора 2; г - Буль),Сумматор 2 г и регистр...

Номер патента: 491947

Опубликовано: 15.11.1975

Автор: Арье

МПК: G06F 7/38

Метки: десятичный, сумматор

...переноса, который передается в старший разряд. В случае, когда слагаемые имеют разные знаки, может появиться необходимость в передаче в старший разряд импульса заема (случай, когда число импульсов, поступающее на отрицательный вход, больше числа импульсов, поступающих на положительный вход сумматора), Импульсы, несущие информацию о заеме пз старшего разряда, вырабатываются в схеме выработки импульсов заема. Такая схема ничем не отличается от известных схем заема в реверсивных счетчиках, построенных на фазоимпульсных многоустойчивых элементах.Необходимость в двух отдельных схемах (одна - для образования переноса, другая - для образования заема) есть результат именно той особенности процесса суммирования, когда одно из равных по знаку...

Номер патента: 495669

Опубликовано: 15.12.1975

Автор: Кротов

МПК: G06F 7/38

Метки: арифметического, распределения, среднего

...числа единицы. Одповремеппо с этим рсвсрсцвный счетчик 8 дробной части среднего и рсвсрсивный счетчик 1 устанавливаются ь пулевое состояние, я триггср 4в состояппс, прц котором подастся разрешаюццй сцгпял ця элемент И 3. По первому цпформцц)Ино) у ВХОДУ ПрИряПССНИЯ уСрсдц 5 СМЬХ ИССС с =-=Л - Л;,(где Е)- 2), прсдстяглслп:ысв число-пмпульсиом коде (вес одного импульса которого равен весу младшего разряда реверсивного счетчика 9 целой част срсдпсчо) поступаот пя вход одновцбратора 2, и с соотВсСТВУОЩИс ЗцаКОМ - ПР 13 ХОД РЕВСРСП 310 О счетчика 1, в котором в соо 3 стстзие с фор.,улой (1) происходит суммцровяпЕс посгупяО- щих приращений (послсдппй соти)житель правой части формулы (1).Гмкость реверсивного счсгчцкя 1 БыбпряС.ТС 51 ТаКой, с...

Номер патента: 496554

Опубликовано: 25.12.1975

Автор: Мельников

МПК: G06F 7/38

Метки: вычислительное

...спцсывацие результата вЛислехця со счетчика 5. Элемент задержки 11 обеспечиваетсдвиг импульсов прп одновременном их суммировании в счетчике 5., мере вычцслеция лл 1 огочлеца дця случая ( Л=4.Приведенное выражение можно записатьу-па,х а,)ха,х а,х.а, Это выражение положено и основу работы устройства, Предварительно в счет цк 1 и регистр 2 заносится значение Л , в счетъчцк 4 зцачеце Я , в счетчик 7 значениеО а в ячейки блока памяти - значения коэффициентов И, - 0 . В общем случае2 Ов счетчик 4 зацосися значение Й, в счетх чик 7 зцачецие О а в ячейки блок пап-тС мяти коэффициецтн Й. + Й, ) исло ячеекп 2 ОЦаМЯти ДонжЦО бЯТЬ Рацпхам- Ь 1-2= = М - 1, Счетчик 5 црецврртельцо устанавивется в нуль, После того, как в счетчики 4 и 7...

Номер патента: 496555

Опубликовано: 25.12.1975

Автор: Коломейко

МПК: G06F 7/38

Метки: вычислительное, матричное

...умножения.Иа чертеже изображена схема предлвгае, мого устройства.Оио содержит блок 1 расстановки операндов, блок 2 равенства операндов, маз рацу Э кожюнктивных алементов, блок 4 дизъюнктивных элементов операций сложе ния, блок 8 диэъюнктивных элемвнтов операции умножения.В аО- ар 160- Р 1единени с входами блоков 1 и 2. Выхо-ды блока 1 соединены с входами матрицы 3 Выходы блока 2 и матрицы 3 соединены с входамч блоков 4 и 8. Выходы 6 блока 4 и выходы 7 блока 8 являются выходами устройства.ИБлок 1 содержит Р двувходовых элементов ИЛИ, блок 2 - Р двувходовых алементов И; матрица 3 .Щ-,.Д,. двувходо 2вых элементов Й.Операнды А и В, в унитарном коде поступаютсоответственно по шинамаО ар 1. ЬО- Ьр- й б ков 1 и 2. Причеъ.нв входы И и Ь...

Номер патента: 497584

Опубликовано: 30.12.1975

Автор: Авраменко

МПК: G06F 7/38

Метки: логическая, ячейка

...при объединении выходов нескольких элементов.15 На фиг. 1 приведена принципиальная электрическая схема предлагаемой логическойячейки; на фиг. 2 - топологическая схема базового логического элемента.Логическая ячейка имеет общий вход 1,20 входы 2 и 3 плеч моста, вход 4 диагоналимоста, стробирующий вход 5, выход 6, активные МДП-транзисторы 7 - 11, нагрузочныйМДП-тр анзистор 12.Устройство работает следующим образом.25 При заземленном входе 5 сигнал на выходе 6 равен нулю в том случае, если проводятследующие транзисторы; 7, 8 или 1 О, 11, или7, 9, 11, или 8, 9, 10. В противном случае сигнал на выходе 6 равен потенциалу источника30 питания Е497584 Составитель П. БочковРедактор Е. Караулова Техред М. СеменовКорректор М. Лейзерм Подписи...

Номер патента: 502382

Опубликовано: 05.02.1976

Авторы: Абрамсон, Замышляев, Комков

МПК: G06F 17/18, G06F 7/38

Метки: усреднения

...входы которого соединены с,выходами блока вычитания соответственно, первый выход - со вторым,входом блока деления, а )второй - справляющим входом сумматора. Ошибка исключается следующим образом. анализируются два старших разряда кода входного параметра (А,)и два старших разпяда кода записанного в устройстве памяти (А и - 1Признаком того, что одна из величин Аили А,п) больше нуля, а,другая меньпе, является одновременная,неравнозначность двух старших разрядов этих величин. В этом случае с вычитателя на устройство деления зыдается не прямой, а дополнительный код разностипричем знак разности, поступаюций на сумматор, меняется на противоположный.На чертеже изображена блок-схема устэойспва.Оно содержит блок;вычитания,1, первый вход...

Номер патента: 507869

Опубликовано: 25.03.1976

Авторы: Ванда, Геложе, Муравлев, Рузанов

МПК: G06F 7/06, G06F 7/38

Метки: величины, выбора, значения, минимального, многоканальное, средней

...этого на клеммах 12 и 13 сигналов нет. В рабочем, ре-Щжиме через датчик 1 на преобразователь2 поступает сигнал, пропорциональный измеряемому параметру. Сигнал преобразовывается в импульсную последовательность,которая заполняет усреднитель ЗС изме 46нением измеряемого параметра изменяетсяи частота следования импульсов на входеусреднителя 3, что приводит,к изменениювремени его полного заполнения, Времяусреднения равно времени полного заполнв 45ния усреднителя 3 в канале с наименьшейсреднестатической величиной параметра(напряжения) .П р и м е р. Пусть таким каналом будет некоторый т. -тый канал иэ.ьбщвго 1 69числа канадов.Тогда к моменту полного заполненияусреднителя 3- ь все остальные усреднитвли 3 будут уже переэаполнены и...

Номер патента: 509870

Опубликовано: 05.04.1976

Авторы: Гринфельд, Солохин, Филин

МПК: G06F 7/38

Метки: арифметико-логическое

...при выполнении арифметических операции.В зависимости от набора управляющихсигналов логический коммутатор производит следующие преобразования значенийвходных функций:над значениями функций, поступающих сблока 7 операции конъюнкции с инверсией в каждом разряде коммутатора 9;над значениями функций, поступающих свыхода блока 8;а) сдвиг влево на один разряд,б) сдвиг вправо на один разряд,в) "нулевой" сдвиг,г) кольцевой сдвиг на 8 разрядов,д) расширение знака, т. е, передачу младшего байта с "нулевым" сдвигом и заполнение старшего байта значением разрядамладшего байта,Выполнение этих функций можно проиллюстрировать на примере варианта построения логического коммутатора 9. Для выподкения конъюнкции с инверсией над значениями функций,...

Номер патента: 516037

Опубликовано: 30.05.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, корня, кубического

...импульсы для сдвига на три разряда вправо от запятой содержания накопительного сдвигя 1 ощего регистра 9, выход которого соедипон с его входом. К второму входу сумматора-вычитателя 7 псевдоу множителя подключен:выход блока 13 формирования констант. Второй выход блока 13 формировапия Онстант связан с входом сумматора 4. Блок 13 формирования констант вырабатывает одновременно две константы 2 - ( 7+ 1) и 2 - 3( /+ 1)Процесс вычисления кубического корня Ооповап пя рязпостно-итерационном ялГОр 1 п. ме пз развостшях рскурре 1 тс 1 х соогношений,У,+1-э- ГХ,50 55 00 05 сдвиг вправо от двоичной запятой содержа- )1 Пякопигсльных сдвигавших регистров 8 и 10 па од)н разряд, а содержание накопительного сдвнгяющего регистра 9 на три разр)дя....

Номер патента: 517021

Опубликовано: 05.06.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: аргументов, вычисления, двух, квадратного, корня, произведения, частного

...со единены с параллельными,входами элемента анализа сходимости 11, выход которого соецинен с входом сброса элемента управр ления 12.Выход регистра 1 первого псевдоумножителя соединен с основным входом сумматора 2, выхоц которого соединен с входов регистра первого псевдоумножителя,Ко входу 13 сумматора 2 подсоединен выход односторонней памяти, в) которой1( хранятся константы вида 2 (+1 где=0,1 ВУправление процессом вычисления путем подачи соответствующих тактовых сдвигаопих импульсов, осуществляется элементомуправления 1 2.Г 1 араллельно-последовательная структура определяет параллельное вычисление приве денных рекуррентных соотношений алгоритма, каждое из которых вычисляется последовательно, и каждой итерации ,за (В, + Ю) тактов,...

Номер патента: 517891

Опубликовано: 15.06.1976

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: извлечения, корня, степени, третьей

...сумматор 3 знуль. Импульс переполнения с выхода второго сумматора 3 подается на вход счетчика 1 и через первую, вторую и третью линии задержки 7, 8 и 9 - последовательно на вто рые входы второй, третьей и первой группэлементов И 5, 6 и 4, а также на вход младшего разряда второго сумматора 3. После подачи одного импульса на вход 10 з счетчике 1 устанавливается код 00 0001, в 30 первом сумматоре 2 - код 000011, посколь 5178 И3ку содержимое счетчика передается в первый сумматор 2 по каждому разряду соответственно и со сдвигом влево на один разряд (осуществляется умножение на коэффициент 3), а во втором сумматоре 3 - код 111001, поскольку содержимое первого сумматора 2 передается во второй сумматор 3 обратным кодом со сдвигом на один...