G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 798823

Опубликовано: 23.01.1981

Авторы: Байков, Смолов, Чуватин

МПК: G06F 7/38

Метки: арифметическое

...четвертйе входы сумматора 5, В заЗ 5 висимости от значения величины ,полученной на предыдущей итераций, всумматоре 5 происходит операция сложения (вычитания), поступивших в неговеличин у и х 2 ", т.е. на выходахсумматора 5 образуется величина у+==у+ 2-"Х. В конце первого тактавеличийа упередается из сумматора 5 в пятйй регистр 7, одновременновеличина у передается из пятого регистра 7 в третий регистр 3, а величи 45 на Ч из третьего регистра 3 передается в первый регистр 1.Во втором такте величина х извторого регистра 2 поступает йа вторые входы сумматора 5. Величина у,50 из первого регистра 1 поступает напервые входы блока б сдвига, где сдвигается на 1-разрядов вправо, т.е.на выходах блока б сдвига образуетсявеличина у; 2 " , которая...

Номер патента: 798824

Опубликовано: 23.01.1981

Автор: Чуватин

МПК: G06F 7/38

Метки: арифметическое

...ко входу блока сдвига, первый, второй и третий входысумматора подключены, соответственно,к выходам второпо регистра, блока Ясдвига и третьего регистра. Выходсумматора подключен ко входампервогр и третьего регистров, соответственно, вторые входы первого, второгои третьего регистров и управляющий увход сумматора соединены с первым,вторым, третьим и четвертым входамиустройства, соответственно, а выхбдыпервого, второго и третьего регистров соединены, соответственно, сперным, вторым и третьим выходами ф 0устройства, дополнительно выход сумматора подключен к .третьему входувторого регистра.На чертеже показана блок-схемаарифметического устройства. 65 Арифметическое устройство содержит первый 1,второй 2 и третий 3 регистры, соответственно, блок...

Номер патента: 798825

Опубликовано: 23.01.1981

Авторы: Мельник, Черкасский

МПК: G06F 7/38

Метки: арифметическое

...10 с дополнительнымиразрядами 11, триггер 12, выход 13которого соединен со входом и-го разряда регистра 5, регистр 14, управт 25 ляющие шины 15, 16 и 17, блок анализа 18, коммутатор 19.Первые входы элементов И 1, 2 янляются входами 20 устройства, вторыевходы соединены с управляющими шинами 17 и 16 умножения и делания, соответственно. Выходы элементов И 1,2 (причем выход элемента И 2 - инверсный) объединены элементом ИЛИ 3. Выходы логических блоков (которыми являются выходы элементов ИЛИ 3) соеЗ 5 динены с соответствующими входамирегистра 4 первой ячейки, кроме первого входа регистра 4, соединенногос выходом логического блока черезкоммутатор 19.4 О Первая группа входов элементаИ-ИЛИ 8 коммутатора б соединена суправляющей шиной...

Номер патента: 802961

Опубликовано: 07.02.1981

Авторы: Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: арифметический, модуль, управляемый

...влево Х +5 Х +5 Х +5Х +%Запись фО"Запись "1" мутатора соединен с четвертым входомтретьего элемента И и является входом модуля.Устройство представлено на чертеже.Оно содержит коммутаторы 1 и 2,элемент ИЛИ 3, триггер 4, элементыИ 5, б и 7, элементы равнозначностиВи 9.Выход первого коммутатора обозначен цифрой 10, информационные входымодуля 11-14, выход модуля 15, выходпереноса 16, управляющие входы модуля 17-26.управляемый арифметический модульработает следующим образом. На информационные входы 11-14 устройства подаются сигналы с выхода старшего разряда 5, , с выхода младшего разряда 5. , разряд операнда х переносиз младшего разряда Р, ; С выходамодуля 15 снимается сигнал 5 результата операции или хранимого операнда,а с выхода 16 - сигнал...

Номер патента: 805303

Опубликовано: 15.02.1981

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/38

Метки: потенцирования, цифровое

...аргумент го принимает значительно меньше различных значений, а именно (2" " + 1) значений вместо 2 в случае аргумента ха. Для расчетов получаем окончательную формулух(3)2 Для вычисления по формуле (3) можно воспользоваться таблицей значений е 0, расположив ее в соответствующем блоке памяти.Блок-схема предлагаемого устройства изображена на чертеже.Устройство содержит регистр 1 аргумента, первый блок 2 сравнения, 25 блок 3 памяти, второй блок 4 сравнения, блок 5 деления, сумматор б и регистр 7 результата.Устройство работает следующим образом, 30Выход К-го разряда регистра 1 аргумента дает значение К-го разряда аргумента х, именно хк, в зависимости от которого в соответствии с соотношениями (2) блоками сравнения 2 и 4 образуются...

Номер патента: 807273

Опубликовано: 23.02.1981

Автор: Соколов

МПК: G06F 7/38, G11C 19/00

Метки: информации, сдвига

...(например, сдвинуть вправо все единицы и определить количество единиц), Далее, при подаче внешнего импульса фзапуск" на вход 10 код "1101 через группу входных элементов И 3 переписывается во входной регистр 1. При этом выходы Формирователя 7 поразрядного сброса и группы переключателей 13 отключены, а выходной регистр 2 обнуляется под действием импульса, подаваемого с выхода блока 8 управления через дбполнительный Формирователь 17 поразрядного сброса и соответствующие входы триггеров выходного регистра 2. После прохождения импУльса "запуск" через устройство 16 задержки срабаты,вает триггер 15, который отключает элемент И 14 и тем самым ограничивает импульс "запуск" по длительности. После этого подключаются выходы группы...

Номер патента: 809169

Опубликовано: 28.02.1981

Авторы: Гелькина, Захаренко, Левитин, Харитонов

МПК: G06F 7/38

Метки: арифметическое

...мантиссы ЕМЗ анализируется на значимость схемой 6. Шиф ратор 7 выставляет код денормализации Е МЗ в пределах слова, т. е. внутри Е МЗ (число старших нулевых 16-ричных цифр). Шифратор 10 представляет собой два триггера, на которые переписывается значение счетчика 2 операндов. Так, при сложении третьих слов мантисс на шифратор 10 переписывается значение счетчика операндов 2, равное 10.Таким образом, шифратор О определяет величину денормализации третьего слова промежуточной мантиссы Е МЗ в пределах операнда в предположении, что два старших слова промежуточной мантиссы Е М 2 и ХМ равны нулю. Если в процессе формирования суммы или ее преобразования окажется, что второе и первое слово промежуточной мантиссы результата равны нулю, то...

Номер патента: 809170

Опубликовано: 28.02.1981

Авторы: Дудыкевич, Максимович

МПК: G06F 7/38

Метки: извлечения, корнятретьей, степени

...4 соединены с единичными выходами старших разрядов счетчика 1, а сигнальные входы подключены к выходам младших разрядов счетчика 1. Таким образом, частота импульсов на выходе элемента ИЛИ 7 определяется частотой 5 (1), поступающей на вход счетчика 1, и числом 1 х 1 ), содержащемся в счетчике 1 и изменяющимся в процессе вычисления где Макоэффициент пересчета счетчиков1 и 2.Счетчики 1 и 2 Группы 3 элементов И, элемент ИЛИ 6 представляют собой двоичный умножитель, частота импульсов на выходе которого определяется числом М) и частотой 1 т ), поступаюгцей на вход счетчика 2 16 ) : И йл 7 ),(4)Элемент И 9 и триггер 10 представляютсобой схему вычитания, частота импульсовпа ццхо,ц которой определяется разностьючас 1 о 1 н сс входах Из выражений...

Номер патента: 809171

Опубликовано: 28.02.1981

Авторы: Кожуховский, Штаров

МПК: G06F 7/38

Метки: возведения, двоичных, п-раз-рядных, степень, чисел

...элементов И 6 и 7 и разрешение для элемента 9. С управляющего входа 12 через открытый элемент 9 на счетчик 5 (опроса) начинают поступать импульсы, частота которых определяет быстродействие устройства. Счетчик 5 начинает считать импульсы и его первый разряд сравнивается с кп-разрядом регистра 3, 2-ой разряд -- с (к - 1)п-разрядом регистра 3, 3-ий разряд с (к - 2)п разрядом и т.д., кп-разряд с 1-ым разрядом регистра 3. Сравнение происходит на элементах И гругггы 8. Через те элементы И группы элементов 8, ца первые входы которых поступает логическая 1, с регистра 3 будут проходить импульсы огроса, поступающие ца другис их входы со счетчика 5 опроса. Эти импульсы через элемент ИЛИ 10 будут поступать на сумматора 4 результата.Таким образом,...

Номер патента: 809172

Опубликовано: 28.02.1981

Автор: Баранов

МПК: G06F 7/38

Метки: вычисления, квадратногокорня

...состоянии. Элемент 10 И открыт по второму входу единичным сигналом нулевого выхода триггера 5, а элементы И 8 и 9 закрыты по первому входу нулевым сигналом единичного выхода триггера 4.Цепь циркуляции последовательного кода в регистре 1 замкнута через одноразрядный сумматор 3, а в регистре 2 - через элемент 10 И и элемент 11 ИЛИ.В регистр 1 записывается последовательно, начиная с младших разрядов, дополнительный двоичный код подкоренцого выражения, который запоминается динамическим способом в замкнутой цепи регистр 1 - сум. матор 3.Регистр 2 в исходном состоянии очищен, Запуск устройства осуществляется подачей единичного сигнала ца управляющую шину 14, который устанавливает триггер 4 в единичное состояние. 10 15 20 25 Эо Э 5 40 Двоичный...

Номер патента: 809173

Опубликовано: 28.02.1981

Авторы: Али, Кошкин, Суейдан, Шумилов

МПК: G06F 7/38

Метки: вычислительное, матричное

...вычислении функции следующие Ор = щ(г; Хо = 1/К; Ув: О,где К - коэффициент деформации вектора;К = и (1+2 )1 фРезультаты вычисленияУ= япр; Х= соврНа первом этапе определяются операторы ( 1 , которые. необходимы для этапа 11, где вычисляются новые координаты вектора.На этапе 11 выполняются либо операция сложения, либо операция вычйтания (в зависимости от значения оператора ;, которое принимает значение + 1 или - 1) и операция сдвига. После и-шагов вычисле ния мы получим конечные координаты век тора Х и Ъ,равные значениям сояри япр соответственно.Установлено, что код, построенный из множества значений операторов(Я находится в простой зависимости от угла поворота вектора. Эта зависимость имеет прямолинейный ступенчатый вид (фиг. 4). Код...

Номер патента: 809174

Опубликовано: 28.02.1981

Авторы: Али, Зуев, Суейдан, Шумилов

МПК: G06F 7/38

Метки: вычислительное, матричное

...уменьшаемое. К этому числу добавляются еще цифры из подкоренного выражения, Это и есть уменьшаемое второго шага.Предположим, что вторая цифра результата равна единице. Проверка этого предположения осуществляется вычитанием из уменьшаемого числа ОС 101, где С 1 - первая цифра результата.0000 Переноса нет. Остаток отрицательный, Следовательно, вто 01011- рая цифра результата равна ну-.лю. 3-й шаг; отбрасываем первую цифру остаткаи повторяем действия второго шага. Из вычитаемого вычитаем число ОС 1 С 201, где С 2вторая цифра результата. 00011 Переноса нет. Остаток отрица 10111тельный. Третья цифра резуль 011010 тата равна Ои так далее. МВУ работает следующим образом.Разряды подкоренного выражения поступают на матрицу. Первые два разряда...

Номер патента: 809175

Опубликовано: 28.02.1981

Авторы: Бойчев, Корнейчук, Смольникова, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: кодов

...обрабатсинаемых слов.11 иболее близким по технической сущнсэсти к ирсдлагамоэму является постоянное запоминающее устройство для воспроизведения сложных функций, содержащее входной регистр, блок постоянной памяти, два вьхсэдных регистра и сумматор 12.11 достаткми этого устройства являются.больщие аппаратурные затраты и неноз. можность вычислять более одной функции.Цель изобретения - упрощение преобразователя.Поставленная цель достигается тем, что в преобразователь колон, содержащий первый блок постоянной памяти, первый сум ------ тг .г, ольникова,.9. Г Тарасенко" анко:., 1,".: "(5)) Ио, 4(ЩЩЯ 31 К) .1, С )с- .К 4 Р Ьгнк е Ф 11 лу и нный ряд определяется коффц 13(.Н 3( М 1О(с -" (Р3 Г(; СО,Лтпфк" 9АсАоцк),ЗЖ,с 1 С,КцЯ 15 10 рог 0 ОЛОКс...

Номер патента: 813414

Опубликовано: 15.03.1981

Автор: Изнюк

МПК: G06F 7/38

Метки: двоичных, логарифми-рования, цифровое, чисел

...значения мантиссы одах с отсутствующими двумя старшими разрядами, С выхода блока 4 постоянной памяти снимается значение мантиссы- 1 од ( в " в. Мантиссы логариф 2 Оп 2мов поступают на входы сумматора 8,причем содержимое на выходе 4 блока постоянной памяти, равное мантиссе1 од ( вв )1, проходит через управля 2 Ь 2емый коммутатор 7, подключающий в этом такте ко входу сумматора 8 выход блока 4. На выходе сумматора 8 Формируется согласно формулам значение ф , которое передается на вход блока 5 постоянной памяти, где хранится таблица, функции 2 ф с отсутствующими тремястаршими разрядами значений Функции. Три старших разряда суммы с выхода сумматора 8 поступают навход блока 14 сравнения, состоящегоиэ элемента ИЛИ и сумматора....

Номер патента: 822180

Опубликовано: 15.04.1981

Авторы: Галуза, Кузнецов, Стальнова

МПК: G06F 7/38

Метки: арифметическо-логическое

...на единицу (микрооперация Ь) производится сигналом вцепи 25, которая является входом переноса в младший разряд сумматора.Сумма по модулю два (Ь) дополнительных затрат в оборудовании сумматоране требует, поскольку может быть получен какпромежуточный результат 35при формировании арифметической суммы.Для выполнения операции с задается ее двоичный номер по цепям 1315, и коммутатор 4 коммутирует навыход операнд с соответствующего направления,Микрооперации О выполняются регистрами 5 и б операндов и элементами 7 и 8 по управляющим сигналам 4516-19 (соответственно для микроопераций О, д 5, д, О 2.Ввод в регистры5 и б операндов (ди д.) осуществляется по заднему фронту управляющихсигналов, поступающих на входы с,При логическом...

Номер патента: 824194

Опубликовано: 23.04.1981

Автор: Толокновский

МПК: G06F 7/38

Метки: ви-да, вычисления, функции

...ключ 12, схему 13 сравнения, счетчик 14 и 15 разностей, регистр 16, вход 17 пуска.Устройство работает следующим образом. бОПеред пуском устанавливается коэффициент К второго двоичного умножителя, в счетчик. 4 аргумента вводится дополнительный код масштабированного значения аргумента Я-х 10 где гх целое число; Я - коэффициент пересчета счетчика.По команде пуск открывается блок2 пуска-останова и импульсы с выходагенератора 1 импульсов поступают через делитель 3 аргумента в счетчик4 аргумента, на вход делителя 10 длины участка аппроксимации, значениекоэффициента пересчета которого Ки на вход ключа 12 и на вход первогодвоичного умножителя 5.В исходном состоянии и в течениеобработки первого участка аппроксимации счетчик 11 участков...

Номер патента: 824195

Опубликовано: 23.04.1981

Авторы: Али, Декусар, Суейдан, Шумилов

МПК: G06F 7/38

Метки: вычислительное, матричное

...изменения операндов х и у закон измененияравных множителей вида 45 к =к =4-2 с 2 (1-1,1+а 5 Приближение операнда х будем.рассматривать как сумку исходного значения операнда х и приближения операн-65 дх 2 1можно считать, что на(1+ 4)-й итерации преобразованное значение аргумента х окажется равнымединице. Тогда значение коэффициента,найденное из (3) и подставленное в(4), дает у=1/х.Итерационный процесс вычисленияданной операции описывается следующими соотношениямиУ;=Чсс.Ч 2 (+1)Х:Х.+. -(1+17(-1,Есю 2 О,т :-гх 21+1 .% да У, а приближение операнда как разность исходного значения операнда У и приближения операнда х.к.щх 1- е 2" 1 т ф 1,ест ц о,9,1-э 1 и=у х о=О 5 х уНа фиг. 1 изображена структурнаясхема вычислительной ячейки устройства, на...

Номер патента: 830398

Опубликовано: 15.05.1981

Автор: Яковлев

МПК: G06F 7/38, G06F 7/60, G06F 7/70 ...

Метки: вероятностное, множительно-суммиру-ющее

...НЕ 8, первый элемент И 9, второй элемент И 10, элемент ИЛ 11.45Выход первого преобразователя число - вероятность 1 соединен с первым входом первого элемента И 9, второй вход которого подключен к входу элемента НЕ 8 и к выходу первого блока 4 сравнения, первая группа входов которого соединена с выходами первого регистра 3 хранения, вторая группа входов - с выходами генер(тора 5 случайных чисел и второй ,груФюй входов второго блока 7 срав нения, первая группа входов которого подключена к выходам второго регистра б хранения, а выход - к третьему входу второго элемента И 10, первый и второй входы которого соеди О невы соответственно с выходом второго преобразователя число - вероятность 2 и с выходом элемента НЕ 8, а выход - с входом...

Номер патента: 830400

Опубликовано: 15.05.1981

Автор: Яковлев

МПК: G06F 17/18, G06F 7/38, G06F 7/70 ...

Метки: алгебраическихуравнений, вероятностное, линейных, реше-ния, систем

...сложения, выходы которогосоединены с входами блока 17 задержки и с входами блока 15 интегрирования, выходы которого соединены с входами третьего блока 16 ключей, управляющий вход которого соединен с управляющим входом второго блока 12ключей с выходом счетчика 6. Выходгенератора 4 тактовых импульсов соединен с управляющим входом первого 1 Облока 8 ключей, входом синхронизацииблока 1 О регистров сдвига, с разрешающими входами первого и второгологических элементов ЗАПРЕТ 3 и 11и с входом генератора 5 случайных 15чисел, выход которого подключен к управляющему входу блока 9 преобразователей число-вероятность, Выход первого логического элемента ЗАПРЕТ 3соединен с входом 2 управления блока 1, а запрещающий вход - с запрещающим входом второго...

Номер патента: 832553

Опубликовано: 23.05.1981

Авторы: Имнаишвили, Цирамуа

МПК: G06F 7/38

Метки: арифметический, модуль, управляемый

...и сигналом Ч, (вход31) через первый элемент И 4 и первый элемент ИЛИ 13 заносится в основной триггер 1. Предварительно ос832553 Т а б л и ц а 1 Константа 0 КонъюнкцияЗапрет по Ч Переменная Х Запрет по Переменная Сложение по 1 то 83.ДизъюнкцияСтрелка ПирсаЭквивалентностьОтрицание Х нонной 1 и дополнительный 2 триггеры соответственно сигналами Ч (вход 41) и Ч 5 (вход 35) устанавливаются в нулевое состояние. Для осуществления операции коньюнкции подается сигнал Ч 7 (вход 37) и содержимое основного триггера 1 с инверсного выхода через элементы И 19 и ИЛИ 22 переписывается в дополнительный триггер 2. В результате в дополнительном триггере 2 (выход 43) устанавливается логическое произведение хйуФункция поразрядной дизъюнкции выполняется...

Номер патента: 842793

Опубликовано: 30.06.1981

Авторы: Брюхович, Дуда

МПК: G06F 7/38

Метки: арифметико-логическое

...в первых строках матриц 2 и 3 к шинам в и с во нторь 1 х строках к шинам в и в третьих строках к шинам в и б,. Аналогично входы элементовИ, расположенных в нулевыхстолбцах матриц 2 и 3, подсоединенык шинам ао и (5 , соответственно, впервых столбцах - к шинам а и Д,но вторых столбцах - к шинам а и (в третьих столбцах - к шинам а 9 и р .Все элементы И матрицы 2, стоящиена диагонали матрицы, формируют однуи ту же функцию (например 2 + 01 + 1 = 0 + 2), поэтому они объединены в одну выходную шину матрицы.Число таких диагоналей равно семи,поэтому число выходных шин матрицы2, также равно семи, и они пронумерованы через СО -С и подсоединенык соответствующим входным шинам логического коммутатора 6.Аналогично выходные шины матрицы 153...

Номер патента: 842795

Опубликовано: 30.06.1981

Авторы: Козюминский, Мищенко, Семашко, Терешко

МПК: G06F 7/38

Метки: арифметической, двоичныхчисел, илогической

...операций, например операции Ь = (А У В) + (А.К С) + С, таблица истинности для которой имеет следующий вид (табл., 1),Для выполнения устройством указанной математической операции мультиплексор 1 настраивается на реализацию логической функции сигнала Р таблицы истинности при Р . = Р =О, а мультиплексор 2 - на реализацию логической функции сигнала 5 таблицы истинности при Р=Р ., =О, Как следует из схем мультиплексора (фиг.2) для настройки мультиплексора на соотность" 8 появляется сигнал "1", кото 1 О 1 0 1 1 1 1 1 11 О О 0 0 0 0 0 0 0 1 ветствующую логическую функцию трехаргументов достаточно двоичный кодэтой Функции из таблицы истинностиподать в качестве сигналов настройкина соответствующие входы мультиплексора, В устройстве для...

Номер патента: 842836

Опубликовано: 30.06.1981

Автор: Цыганов

МПК: G06F 7/38, G06F 7/556

Метки: усредняющее, цифровое

...сумматор, первый выходкоторого подключен к первому входублока памяти, первый выход которогосоединен с первым входом сумматора,триггер знака и счетчик. замеров,вход которого является первым входомустройства, о т л и ч а ю щ е е с ятем, что, с целью расширения функциональных возможностей за счет определения логарифма среднего значенияи упрощения устройства, в него введены блок логарифмирования и блокантилогарифмирования, при этом выходсчетчика замеров подключен к первомувходу блока логарифмирования, второйвход которого соединен с выходомблока антилогарифмирования, входкоторого подключен к первому выходусумматора, второй вход сумматораобъединен со вторым входом блокапамяти и соединен с выходом блокалогарифмирования,...

Номер патента: 849205

Опубликовано: 23.07.1981

Авторы: Вилкул, Долголенко, Луцкий

МПК: G06F 7/38

Метки: арифметических, выполне-ния, конвейерное, надмножеством, операций, чисел

...выход тригге-65ра 26 - с входом младшего разряда преобразователя 27 и входом триггера 11 , (и+3) старших выхода преобразователя 27 - с входами сумма- тора 29 выход младшего разряда преобразователя 27 - с входами сумматора 29, выход младшего разряда преобразователя 27- с входом младшего разряда сумматора 29, первые выходы (и+2) младших разряда сумма.ора 29 - с входами (и+2) старших разрядов регистра 7, вторые выходы (и+2) младших разрядов сум:матора 29 - с входами (и+2) старших разрядов регистра 8, первый выход блока 28 в .с входами триггера б второй выход блока 28, - с входами триггера 5третий, четвертый, пятый, шестой выходы блока 28 - соответственно с входами триггеров 2 , 3, б и 4. Тактовые входы триггеров 1-6 и 11 и регистров 7-10...

Номер патента: 849206

Опубликовано: 23.07.1981

Авторы: Мельник, Черкасский

МПК: G06F 7/38

Метки: арифметическое

...сигнала, служащего для сдвига мантиссы на разряд вправо и увеличения порядка на единицу при выполнении операции извлечения квадратногО я корня в случае нечетного порядка олеранда, Элемент 35 ИЛИ формирует сигнал для сдвига мантиссы на разрядвправо на регистре 33 и увеличенияпорядка на единицу иа сумматоре 36.Блок 3 обработки порядков содержитпервый регистр 39, коммутатор 40,регистр 41, сумматор 42, узел 43анализа переполнения, узел 44 сдвига на один разряд вправо при выполнении операции извлечения корня ипреобразователь 45 прямого кода в обратный. Блок 4 нормализации содержитумматор 46, служащий для вычитанияз порядка числа единицы при нормализации, регистр 47, сдвиговый регистр 48 для сдвига влево при нормализации мантисс результатов и...

Номер патента: 855653

Опубликовано: 15.08.1981

Авторы: Бабин, Данилевич, Дорожкин, Лабутин, Павловский, Чечулин

МПК: G06F 7/38

Метки: нормализации, сигналов

...устройства,сумматор выполнен накапливающим, вхды его соединены с соответствующими 30 разрядными входами устройства, перал ППП "Патент",город, ул,Проектная вая группа входов блока деления соединена с выходами регистров сдвига, а вторая группа входов блока деления - с выходами сумматора.На чертеже представлена блок-схема устройства.Схема включает аналого-цифровой преобразователь 1, не входящий собственно в устройство для нормализации сигналов, преобразующий исходные сигналы в цифровую форму и подающий эти цифровые сигналы на разрядные входы устройства, состоящего из накапливающего сумматора 2, регистров 3 сдвига (число которых равно количеству разрядов входной информации) и блока 4 деления, с выхода которого снимается выходная...

Номер патента: 855654

Опубликовано: 15.08.1981

Авторы: Козюминский, Мищенко

МПК: G06F 7/38

Метки: арифметический, модуль, управляемый

...10 устройства, а его информационные входы - к информационным входам 6-8 устройства. Выход триггера 4 являетсу информационным выходом устройства, а его счетный вход соединен с выходом элемента ИЛИ 5, один вход которого подключен ко входу 9 переноса устройства, а его второй вход соединен с выходом мультиплексора 2. Выход мультиплексора 3 является выходом 15 переноса устройства, а его управляющие входы попарно объединены с управляющими входами мультиплексора 2 и подключены соответственно к выходу мультиплексора 1 и к выходу триггера 4, Информационные входы мультиплексоров 2 и 3 подключены к группам управляющих входов 11 и 12 устройства соответственно, а их стробирующий вход - ко входу 13 разрешения выполнения операции.Устройство работает...

Номер патента: 855655

Опубликовано: 15.08.1981

Авторы: Аспидов, Козюминский, Мищенко, Семашко

МПК: G06F 7/38

Метки: вычитания, двоичных, логической, чисел

...входы 7 и 8 устройства поступают двоичные переменные А и В, а на вход 9 - входной сигнал заема ЗВ . С выхода 18 уст ройства снимается сигнал Р результата логической или арифметической операции, а с выхода 19 - выходнойсигнал заема ЗВЫ На управляющие входы 10-17 устройства подаются сиг налы настройки И-И 8 с помощью кото- рых коммутаторы 1 и 2 настраиваются на реализацию логических функций переменных А и В таким образом, что логическая функция, реализуемая коммутатором 1, соответствует,промежуточному результату требуемой математической операции без учета входного сигнала Зщ, а логическая Функция, реализуемая коммутатором 2, функции выходного сигнала заема 3 беэ учета входного сигнала заема. Получение окончательного результата...

Номер патента: 860060

Опубликовано: 30.08.1981

Авторы: Дорошенко, Каххаров, Муминов, Мусаев

МПК: G06F 7/38

Метки: воспроизведения, зависимости, квадратичной

...задержки, вход которого подклю чен к выходу задающего генератора.Устройство работает следующим образом.Импульсы задающего генератора 1 поступают на вход счетчика 2, который формирует в зависимости от количества поступивших импульсов двоичный код аргумента воспроизводимой квадратичной функции. Каждое состо-сяние счетчика поступает в виде перного слагаемого на входы комбинационного сумматора 4, Благодаря наличию элемента ИЛИ 3, любое состояние младшего разряда счетчика 2 передается в младший разряд комбинационного сумматора 4, поэтому ко всем четным числам на выходе счетчика 2 добавляется "1". В каждом такте воспроизведения код с ныхода счетчика 2 складывается на комбинационном сумматоре 4 с кодом на выходе буферного регистра 5. Полученная...

Номер патента: 860061

Опубликовано: 30.08.1981

Автор: Тархов

МПК: G06F 7/38

Метки: матричное, сложения, умножения

...единицы соединен со входом установки в единицу второго разряда распределителя 9, следующий выход - с установкой в единицу третьего разряда и т,д.В режиме извлечения квадратного корня устройство работает следующим образом.В исходном состоянии триггер 10 находится в нуле, ключ 2 закрыт. В регистре 3 записано подкоренное число, регистры 6 и 7 и распределитель 9 тактов установлены в нуль. Код регистра 3 подкоренного числа разряды которого попарно объединены по схеме ИЛИ, начиная с младшего разряда, подается на узел 12:выделения старшей единицы. Если число разрядов регистра 3 нечетное, то выход старшего разряда соединяется прямо .с соответствующим входом узла 12 выделения старшей единицы.По переднему фронту сигнала начала преобразования...