G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 640290

Опубликовано: 30.12.1978

Авторы: Рувинский, Селютин

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...3, а регистры 1 и 2 обнуля ются,Очередной шаг вычислений начинается с того, что из внешнего устройства управления по входной шине 10 на управляющий вход регистра 2 подается сигнал, который сдвигает регистр 2 влево на один разряд. Затем по входной шине 11 на второй вход сумматора 5 из устройства управления поступает величина +1, а по входной шине 12 на управляющий вход этого сумматора - сигнал, осуществляющий прибавление единицы к младшему разряду регистра 2. В то же время по входной шине 8 на управляющие входы регистров 3 и 1 и элемента И 7 из устройства управления поступает сигнал, осуществляющий пересылку двух старших разрядов регистра 3 в младшие разряды регистра 1 и одновременный сдвиг этих регистров влево на два разряда.Далее...

Номер патента: 640291

Опубликовано: 30.12.1978

Авторы: Бирюков, Левин, Очеретнюк, Хуторецкий

МПК: G06F 7/38

Метки: двоичных, квадратор, п-разрядных, чисел

...с 1 - 1, 2 - 2,1 0 введенного в сумматор 2 с регистра 1. На выходе сумматора 2 образуется в параллельном двоичном коде результат квадрнровання числа, установленного на регистре 1.Алгоритм раооты квадратора двоичных чиссл рассмотрим на конкретном примеПод каждым частичным произведением указаны номера разрядов множителя и множимого, из цифр которого оно образовано.При возведении числа в квадрат операцию умножения можно существенно упростить. Действительно, частичные произведения 1 - 2 и 2 - 1, 1 - 3 и 3 - 1, 1 - 4 и 4 - 1, 2 - ЗиЗ - 2,2 - 4 и 4 - 2,3 - 4 и 4 - З,образованные разноименными разрядами сомноудвоение полученной суммы, что позволит учесть частичные произведения 1 - 2,1 - 3,1 - 4,2 - 3,2 - 4 и 3 - 4,1 О О 0 1 1 О О 0 1 1 0...

Номер патента: 641447

Опубликовано: 05.01.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: арифметическое

...блока управления 1 переписывается на регистр 9,Во втором такте -Го цикла на кяж -дую ),-ю входную шину 13 поступает очередная цифра операнда т; . Аналогично первому тахту цифры операндов У дозаписываются в регистры 2 операндов У и управлчют выдачей кода из регистров 1 операндов Хе из сумматор б, Блок управления 11работает так как и и первом такте.В третьем такте 1-го цикла на вход каждой 1.ой шины 14 поступает очередная циф. ра операнда Х;. Если эта цифра равна единице, то коммутатор 3, подключает ко входам сумматора 6 выходы регистра результата 4, из которого выдается инверсный код. Работа блока управления 11 такая же как в первом и втором тактах.В четвертом такте блок управления 11 выдает сигнал на коммутаторы 3, которые...

Номер патента: 641448

Опубликовано: 05.01.1979

Авторы: Потапов, Флоренсов

МПК: G06F 7/38

Метки: потенцирования

...содержащее генератор,регистр сдвига, счетчик, триггер.Недостатком известного устройстваявляется малое быстродействие и низкаяточность,Наиболее близким по сущности техническим решением к изобретению является устройстоо оня нотоннирооаиия т 21,содержащее регистр аргумента, два блока памяти, узел сдвига, триггер, первыйкоммутатор, блокуправления, первый выход которого соединен с первым входомпервого коммутатора, выходы блоков памяти соединены с первым и вторым входами узла сдвига, первый выход регистра аргумента нен со входом второго блока памят Недостатком известного устройства является недостаточные быстродействия и точность.Целью изобретения является повышение быстродействия и точности устройс 1 ва для потенцирования.Поставленная цель...

Номер патента: 641449

Опубликовано: 05.01.1979

Авторы: Каплан, Мирошников, Родионов

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...разряда целойчасти счетчика резупьтата 4 и на входысброса приемного счетчика 3 и триггера2. Посце этого элемент И 5 оказывается закрытым дпя входных импульсов, поскольку состояние приемного счетчика 3и содержимое разрядов цепой части счетчика резупьтата 4 разцичны. Спедующиеимпульсы с входной шины устройства 1попадают на суммирующий вход приемного счетчика 3 поспе деления на дватриггером 2, Поспе окончания третьеговходного импупьса состояние приемногосчетчика 3 и выходной код разрядовцелой части счетчика результата 4 оказываются одинаковыми и следующий четвертый импупьс, пройдя через эпемент5, увепичит содержимое целой части резуцьтата на единицу и осуществит сбростриггера 2 и приемного счетчика 3. Вдапьнейшем работа...

Номер патента: 641450

Опубликовано: 05.01.1979

Авторы: Бунж, Вейц

МПК: G06F 7/38

Метки: логарифмический, функциональный, цифровой

...подается на счетчик 10, где устанавливается коэффициент пересчета в зави симости от предэкспоненциапьного коэффициента А и подается на регистр резупь тата 4, и на третий счетчик 1 1, где устанавпиваются коэффициенты пересчета в зависимости от подэкспоненциального 40 коэффициента О и подается на вход блока памяти 3, При переходе блокапамяти 3 из состояния "нудьте в состояние фединицаф пропадает сигнал с первого выхода и появляется сигнап на вто ром выходе бпока памяти 3 которыйчерез коммутатор 2 изменяет коэффициент пересчета счетчика 1 с К наК 2 и т. п. происходит линейно-кусочная аппроксимация погарифмической зависимости в предепах изменения сигнала на выходе датчика от 0 доо,5 А, (г) что соответствует изменению измеряемого...

Номер патента: 642704

Опубликовано: 15.01.1979

Авторы: Леусенко, Морозевич, Толмачев

МПК: G06F 7/38

Метки: вида, вычисления, зависимости

...частоты 8 через 45 элемент И 9 производится занесение импульса во второй разряд счетчика 13 (производится занесение +2). Если сигналы появляются только на выходе одной из схем 1 или 8, то в счетчике 13 производится занесение +1 через элементы 50 "запрет" 1 О или 11 и элемент ИЛИ 12.Элементы запрет" 2 и 3 вьщеляют сигналы, поступившие только на один из входов 14 или 15.Коммутатор 4 осуществляет функции управления занесением информации (суммирование либо 55 вычитание) на счетчик 5, который выполнен как реверсивный. Причем, если реверсивный счетчик 5 находится в нулевом состоянии (т,е, на входе элемента И б существует сигнал), то первый из поступивших сигналов с выхода элемента "запрет" 2 (или 3) поступают на суммирующий вход реверсивного...

Номер патента: 642705

Опубликовано: 15.01.1979

Авторы: Гаркушенко, Кравцов, Тарасенко

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...на два и делитель частоты.В таком устройстве содержится два счетчика,двоичный делитель на два и делитель частоты, чтотакже не обеспечивает упрощения устройства. На чертеже представлена схема устродля извлечения квадратного корня, соэлемент 1 И, регистр 2 результата, сгруппу иэ и элементов И 4, элемент 5 ИЛустройства,Работает устроПеред началом642705 ЦНИИПИ Заказ 7761/46 Тираж 771 Подписное Филиал ППП ффПатент",г.ужгород, ул.Проекгпяя,4На импульсные входы элементов 4 поступаютимпульсы с частотой следованияТ ф 2 - я- Г а 2 - Г д 2Ь2 а 4 и 2 и где и - число разрядов счетчика и регистрарезультата. Соединение входов элементов И 4 ирегистра результата производится таким образом,чтобы на выходе элементов И 4 не совпала ниодна пара импульсов....

Номер патента: 642706

Опубликовано: 15.01.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: вычисления, квадратного, корня

...которая выдается на выходные шины 16 и поступает на управляющие входы коммутатора 7 и сдвигателя 8. Сформи 1+1 рованная цифра результата - имеет вес 2 .,т.е. задержка появления на выходе старшей пифры результата составляет один пнкл. При этом числа на входе и выхода устройства представлены в избыточном двоичном коде, где цифры принн. мают значения из множества О, 1, 2 (посколь. ку нензбьпочная двоичная система счисления яв. ляется частным случаем выше указанной,то на вход устройства могут поступать н числа в чеиэ. быточном коде) .Если цифра результата равна двум, то коммутатор 7 подключает ко входам регистра 2 выходы сумматора 14, а сдвигатель 8 осуществляет сдвиг влево на один разряд числа, поступающего на его вход.Если цифра...

Номер патента: 642707

Опубликовано: 15.01.1979

Автор: Скворцов

МПК: G06F 7/38

Метки: возведения, квадрат, кода, число-импульсного

...поый второго счетчика,На чертеже представлена структурная схема предлагаемого устройства, содержащая первый 1 и второй 2 счетчики, элемент И - НЕ 3 и элементь ИЛИ 4 - 8, вход устройства 9,Устройство работает следующим образом.В исходном состоянии все разряды счетчиков 1 и 2 находятся в нулевом состоянии. На выходе элемента ИЛИ 4 - состояние логического нуля, блокирующее прохождение входных импульсов с входа 9 устройства через элемент И - НЕ 3 на счетный вход второго счетчика 2, После окончания первого входного импульса, поступивщего на вход 9, первый счетчик переходп в логическое состояние "1000", т,е. переключается его первый разряд, что сдответствует квадрату числа "1". При этом на прямом выходе этого счетчика появляется...

Номер патента: 643868

Опубликовано: 25.01.1979

Авторы: Белокобыльский, Федоров

МПК: G06F 7/38

Метки: вычислительное

...окончании запускающих импульсов триггер 1переходит в состояние, противоположноеисходному, т,е. на его выходе будет высокий уровень сигнала. На выходе триггера 1 появляется импульс, которыйустанавливает по нулевому входу триггер 2 в состояние, при котором на егонулевом выходе появляется высокий уровень сигнала. Однако импульсы с выхода первого формирователя импульсов 3,подаваемые на этот же триггер, снова устанавливают его в первоначальноесостояние (низкий уровень сигнала нанулевом входе). С приходом следуюшегоимпульса частотыработа триггеров1 и 2 аналогична описанному выше, Таким,образом, на нулевом выходе триггера 2 присутствует последовательностьимпульсов, частота которых равна частоте унитарного кода Т, а длительностьравна...

Номер патента: 643869

Опубликовано: 25.01.1979

Авторы: Гужва, Дроздов, Степанец

МПК: G06F 7/38

Метки: выделения, вычитание, импульса, импульсов, первого, последовательсности

...второйединичный вход первого триггера - ковторому выходу устройства.Схема устройства и его временныедиаграммы показаны на фиг, 1, 2,Оно содержит первый триггер 1 наэлементах И-НЕ 2, 3 (соответственноединичное и нулевое плечи триггера),второй триггер 4 на элементах И-НЕ5,6 (единичное и нулевое плечо соответственно), третий триггер 7, образованный вторым 8 и первым 9 элементами И-НЕ. Устройство работает следующим образом.Импульс сброса устанавливает триггер 4 в нулевое состояние, нулевой потенциал с выходами элемента И-НЕ 5устанавливает на выходе элемента И-НЕ3 единичный потенциал, который даетразрешение на элементы И-НЕ 2 и 8.Элемент И-НЕ 2 выделяет первый импульс только после окончания импульсовсброса и импульса последовательностина...

Номер патента: 643870

Опубликовано: 25.01.1979

Авторы: Власов, Мотиенко

МПК: G06F 7/38

Метки: арифметическое, действия, параллельного

...элементов И 3 и 4 через элемент ИЛИ 11 подключены к счетному входу счетного триггера 13, а второй вход элемента И Ь соединен с выходом элемента ИЛИ 12 предыдущего разряда., К первым входам элементов И 3 и 4 подключены соответственно управляющие шины 20 и 21,Рассмотрим работу предлагаемого устройства при выполнении операции сложения и вычитания.Будем считагь, что в накапливающем .регистре (сЧетньье триггеры 1 3) хранится код первого слпгаемого, а в приемном, регистре (приемные триггеры 14) хранит-, ся код второго слагаемого (логические элементы И, предназначвемые для приема кода в приемный регистр, на чертеже не приводятся). Предположим, что слагаемые числа положительные.По первому временному такту производится выдача прямого кода с...

Номер патента: 645154

Опубликовано: 30.01.1979

Авторы: Быховская, Молчадский

МПК: G06F 7/38

Метки: вида, вычисления, функции

...двоичные последовательности импульсов х и у,которые могут быть как положительными,так и отрицательными. В делителях 1, 2 последовательности импульсов делятся на 2",где и - число разрядов делителя, что позволяет понизить требования к быстродей 5 10 15 20 25 Зо 35 40 45 50 55 60 65 ствию блоков 3, 4 утроения числа импульсов. На выходах делителей образуются сравниваемые сигналы А= - и В=- - .У2" 2 д Эти сигналы накапливаются в счетчиках 6, 6 и являются сравниваемыми сигналами для первой микрооперации сравнения. Для осуществления второй микрооперации срав 3нения формируются 1 сигналы - (А+ В) и43- (А - В) - выполняется утроение и деление на четыре суммы и разности сигналов, Для этого в блоках д, 4 утроения происходит утроение сигналов А...

Номер патента: 645155

Опубликовано: 30.01.1979

Авторы: Витер, Галамай, Дудыкевич, Уланова

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...триггер 7 - в единичное. При нечетном количестве разрядов счетчика 1 оба входа соответствующей схемы совпадения должны быть подключены к выходам среднего триггера, т. е, в данном случае триггера 7 При каждом переходе этого триггера из нулевого состояния в единичное должен появляться импульс на выходе соответствующей схемы совпадения, Поэтому через элемент 3 на вход счетчика 1 поступит очередной импульс последовательности У. Вновь переключается триггер 5, вызывая появление еще одного дополнительного импульса последовательности У, и т. д, Так будет продолжаться до тех пор, пока в триггерах 5, б, 7 не окажутся записаны единицы. Элемент И, подключенный первым входом к выходу триггера б, а вторым входом к выходу триггера 8, закрыт, и...

Номер патента: 646330

Опубликовано: 05.02.1979

Авторы: Жабин, Корнейчук, Сидоренко, Тарасенко

МПК: G06F 7/38

Метки: вычисления, функции

...входсчетчика подкпючены к инверсному выходу блока суммирования, входы двухмладших разрядов регистров первого ивторого операндов, входы двух младших разрядов, первый и второй управпяюшие входы первого и второго коммутаторов подкпючеиы к первому и второму входам регистров соответственно первого и второго операндов, первый тактируюший вход устройства соединен стретьими управпяюшими входами первого и второго коммутаторов и через эпемент ИЛИ - с первыми управпяюшимивходами третьего коммутатора и регистра остатка, прямой и инверсный выходы старшего разряда которого подключены ко второму управпяюшему входу и входам двух младших разрядов третьего коммутатора .и, соответственно,5 646330авертой группы блока суммирования 1,не связанные с выходами...

Номер патента: 647683

Опубликовано: 15.02.1979

Авторы: Калабеков, Малафеев, Мурадян, Тузов

МПК: G06F 7/38

Метки: возведения, квадрат, одноразрядных, чисел

...1- первая группа импульсов, а в блоке 2вторая группа .импульсов (фиг. 2 б,в).Эти группы импульсов формируются вблоке формирования групп импульсов переменной частоты 12, и снимаются соответственно с 1-го и 2-го выхода этого блока.Группы импульсов формируются таким образом, что отклонение частоты группы от частоты хпропорциональ но для первой группы - значению стар- шего разряда квадрата числа Х, а для второй группы - значению младшего разряда квадрата числа Х. Из диаграммы(фиг. 2 б, в) видно, что коэффициентпропорциональности выбирается равнымй=Ь(1 о, где ЬР - частотныйпромежуток между входными частотамикодирования.В соответствии с этим правилом, атакже с учетом значений старшего имладшего разрядов квадрата числа Хизтабл. , определяем...

Номер патента: 647684

Опубликовано: 15.02.1979

Авторы: Жабин, Кобзарь, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...шине7 появляется единичный сигнал, который проходит на цепи сдвига вправо на один разряд регистров 1, 7 и 8, В освободившийся старший разряд регистрачерез элемент И 4 записывается цифра, полученная на выходе суммы сумматора 2 (это возможно ввиду отсутствия единичного сигнала на шине 18 и, следовательно, наличия его на выходе элемента НЕ0). В старший разряд регистра 7 записывается цифра, бывшая в младшем разряде 5 этого регистра в предыдущем такте. Еслидвумя тактами ранее в младшем разряде регистра 7 находилась единица, то формирователь 6 формирует единичный сигнал на шине 15, Если в этом же такте триггер 3 находится в. нулевом состоянии, то на выходе элемента И 5 и элемента ИЛИ 9 появляется единичный сигнал и в следующем такте в...

Номер патента: 647685

Опубликовано: 15.02.1979

Авторы: Петряшов, Толстохатько, Трофимов

МПК: G06F 7/38

Метки: коррекцией, накапливающий, ошибок, сумматор

...(изменяет свае состояние на противоположное), то на выходе одного из формирователей импульсов 6 и 7 сформируется сигнал требуемой полярности,который через второй элемент ИЛИ 13 узла коррекции ошибок поступает на первый вход блока сравнения 14 данного раз.- ряда, На второй вход этого же блока сравнения 14 через элемент задержки 8 паступа-""ег едйничный сигнал са счетного -входа 36 счетного триггера 1, При этом на выходеданного блока сравнения 14 сигнал не образуется и, следовательно, будет отсутствоватьсигнал Ошибка (СО) на выходе эле- .мента И 12.35Если при поступлении единичного сигнала. счетный триггер 1 ие сработает, то на выходах формирователей импульсов 6 и 7 сигнал ие формируется; В этом случае на первом входе блока...

Номер патента: 648979

Опубликовано: 25.02.1979

Авторы: Солохин, Филин

МПК: G06F 7/38

Метки: арифметико-логическое

...по управляющим шинам 39-45. В результате этогона первых выходах 12 первого логического коммутатора 3 формируется коньюнкция либо прямых значений операндов, либо конъюнкция инверсного значения первого и прямого значениявторого операндов одноименных разрядов, либо конъюнкция прямого значения второго операнда и прямого значения операнда на разряд младше рассматриваемого, либо логический нуль.Так же, в зависимости от управляющих сигналов, на вторых выходах 12первого логического коммутатора 3формируется конъюнкция либо инверсных значений операндов, либо прямо- бб го значения первого операнда и инверсного значения второго, либо коньюнкция инверсного значения первогооперанда на один разряд младше рассматриваемого и инверсного значениязторого...

Номер патента: 650072

Опубликовано: 28.02.1979

Авторы: Вишняков, Римский

МПК: G06F 7/38

Метки: арифметическое

...код регистра 3 не передается в сумматор 4. При коде 01, 10 и О триггера запоминания код регистра 3 передается в сумматор 4 прямым кодом. При 11 и 0 блок 5 анализа множителей вырабатывает сигпал сдвига регистра 3 влево на один разряд, затем через элемент задержки 8 - сигнал передачи кода регистра 3 в сумматор 4 прямым кодом, через элемент задержки 7 -- сигнал сдвига кода регистра 3 вправо на один разряд,При коде 00 и 1 блок 5 анализа множителя вырабатывает спгнал сдвига влево на один разряд, через элемент задержки 9 - сигнал передачи кода регистра 3 в сумматор 4, обратным кодом через элемент задержки 7 - сигнал сдвига регистра 3 вправо на одинразряд. Сигнал блока 1 управления поступает в сумматор 4 и в регистр 2 для сдвига влево на...

Номер патента: 650073

Опубликовано: 28.02.1979

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, тангенса

...на вторые входы сумматоров-вычитателей 1 и 3 поразрядно с каждым тактовым сдвигающим импульсом поступают константы а; = агс 1 д 2 - т 1+) и 2 - тт+) соответственно. С выхода сумматора-вычитателя 1 результат операции записывается младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды сдвигающего регистра 4 и продвигается к началу в сторону младших разрядов. Результаты операции с выходов сумматоров-вычитателей 2 и 3 записываются младшими разрядами вперед в блок 12 деления. Результат деления с выхода блока 12 деления записывается младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды сдвигающих регистров 6 и 7 и продвигается в сторонч младших разрядов этих сдвигающих регистров, Аналогично переписывается...

Номер патента: 650074

Опубликовано: 28.02.1979

Авторы: Репетюк, Хаскин

МПК: G06F 7/38

Метки: арифметическое

...Третий вход одноразрядного сумматора 1, раской подается управляющий потенциал, соответствующий значению старшего разряда кода множителя.Рассмотрим числовой пример. Пускай надо умножить число 0,1011 на число 0,1101, Для этого необходимо выполнить операции:+0,00000,10110,10110,10001111На первый и второй информационный входы 6 первой строки поданы числа 0,1011 и 0,01011, на вход управления 4 первой строки - значение второго разряда множителя О. На информационных выходах 5 первой строки образуется сумма 0,0000+ + 0,01011 = 0,01011, которая со сдвигом на один разряд вправо подается на элементы 2 памяти, подключенные к вторым входам одноразрядных сумматоров 1 второй строки, На элементы 2 памяти, соединенные с третьими входамп...

Номер патента: 656055

Опубликовано: 05.04.1979

Авторы: Агеев, Тревогин

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...первый вход которого соединен с первым выходом блока деления, второй и третий выходы которого соединены соответственно с входом блока вычисления коэффициентов и пер вым входом третьего блока умножения, второй вход которого подключен к выходу вычитающего счетчика, входы которого соединены с выходами блока вычисления коэффициентов, выход третьего блока умножения соединен со входом суммирующего счетчика, второй вход которого подключен /к первому выходу блока вычисления коэффициентов, а выход - ко второму входу второго блока умножения, выход первого блока умножения является выходом устройства.. Таким образом, вычисление искомого корня по формуле (2) по сравнению с прямым вычислением по формуле (1) дает (при одинаковом шаге...

Номер патента: 656056

Опубликовано: 05.04.1979

Авторы: Ермаков, Паевский, Уриков

МПК: G06F 7/38

Метки: возведения, степень

...в регистре 9 результата (если первыйразряд был равен О, то в регистр 9 результата будет записан 0), которая и является младшим разрядом квадрата операнда, на втором такте будет в состоянии 1 уже триггер второго разряда вспомогательного кольцевого регистра 13 и, следовательно, открыт 45 будет второй элемент И группы 6, через которую и запишется второй разряд кода операнда Х во второй разряд регистра 3, этот же разряд операнда через элемент ИЛИ 12 запишется во вспомогательный регистр 4, но в триггер первого разряда, при этом значение первого разряда кода операнда Х сдвинется во второй разряд регистра 4, то есть регистр 4 сдвиговой, в отличии от регистра 3, триггера которого объединены только по входам сброс. Теперь уже 55 в образовании...

Номер патента: 656057

Опубликовано: 05.04.1979

Автор: Богатырев

МПК: G06F 7/38

Метки: перебора, сочетаний

...происходитсдвиг единнща в регистре 1 в следующий разряд.Содержимое ячейки блока памяти,выданное по сигналу элемента и 2записывается в регистры 4, 4 эр4 п. В регистре 41 остается код,записанный с регистра 4 н 1, Процессперебора продолжается, как описановьвж до его эаверщення,. в последнемцикле единица с еследнего разрядарегистра сдвига 1 будет переписанав его первый разряд,В качестве примера рассмотримперебор перестановок кодов1234 40Занесем в регистры 41 н 5, например,код 1.В блок памяти 3 эапнщем перестановки кодов 2 3 4 - первая 2 3 4,записывается в регистры 4. В блокепамяти 3 запишется всего (н) - 45-31-6 перестановок кодов:2 3 42 4 33 4 23 2 4 50423432При переборе образуются ререстановки кодов в следующем порядке:перестановки...

Номер патента: 656058

Опубликовано: 05.04.1979

Авторы: Еремин, Зинченко, Черкашин

МПК: G06F 7/38

Метки: вычисления, первой, разности

...единичного выхода триггера 3поступает на входы элемента И 8 исчетчика 4. АЦП 2 преобразует сигналЧ(1) в циФровой код, который поступает через удвоитель частот б насчетный вход счетчика 4При этомсчетчик 4 в течение интервала времени 1 работает на сложениеЧерезвремя 11 сигнал с выхода генератора 1поступает на счетный вход триггера 3.Триггер изменяет свое состояние,и счетчик в течение времени С 2 работает на вычитание, Следовательно, 40эа два смежных временных интервалаи 1 (один такт) работы счетчика 4 в нем эа счет удвоенной входнойчастоты образуется удвоенное элементарное приращение 2 п . Через 45время 1 в 1112 с приходом сигналас выхода генератора 1 на счетныйвход триггера 3 процесс сложенияи вычитания соответственно за времяи 1; (где 1....

Номер патента: 657433

Опубликовано: 15.04.1979

Авторы: Дубров, Соколов

МПК: G06F 7/38

Метки: информации, сдвига

...используется дляфиксации результата сдвига и для управления элементами 2, 3 И при циклическомсдвиге. При величине сдвигаН ) - передИначалом сдвига сигналом с выхода схемы7 сравнения все разряды регистрасдвига устанавливаются в "1. Сигналы сдвига, поступающие в реверсивный регистр 1сдвига одновременно поступают на управление сдвигом в регистр 4 сдвига, Кодв регистре 4 сдвига сдвигается на то жеколичество, разрядов и в ту же сторону,что и число в реверсивном регистре 1сдвига, Так как сдвиг в регистре 4 сдвига не циклический, после окончания сдвигаи -Я) разрядов в нем будут иметь нулевое значение: при сдвиге влево(п- М)младших разрядов, при сдвиге вправо(л-И)старших разрядов. После окончания сдвига по сигналу от схемы 6 сравнения...

Номер патента: 657434

Опубликовано: 15.04.1979

Авторы: Кравец, Михеев, Тархов

МПК: G06F 7/38

Метки: матричное, сложения, умножения

...5, регистр множимого 6, регистр множителя 7, элементы И 8, распределитель тактов 9, триггер 10.В режиме извлечения квадратного корня устройство работает следующим образом. В исходном состоянии триггер 10 находится в нуле, ключ 2 закрыт, В регистре 3 записано подкоренное число, регистры 6 и 7 устаномены в ноль. По сиг- налу начала преобразования триггер 10 устанавливается в единицу и открывает ключ 2, Первый импульс генератора устанамивает один такт на распределителе тактов 9 и через открытый элемент И 8 устанавливает в единицу старший разряд (на чертеже сверху) регистров множимого 6 и множителя 7. На выходе комбинационной схемы умножения 5 формируется квадрат числа, записанного в регистрах, который подается на схему сравнения 4,...

Номер патента: 660045

Опубликовано: 30.04.1979

Авторы: Петров, Тощева

МПК: G06F 7/38

Метки: возведения, квадрат, коде, представленных, унитарном, чисел

...и нсчстных.Учитывая выражения (1), (3), (4) работу устройства можно представить в виде зависимости для гг четныхдля и нечетных, и, четныхдля п нечетных, п, четных Перед началом работы все элементы, обладающие памятью, сбрасываются в нулеВое состоянис.После деления на два, осуществляемое в делителе 18 частоты, последовательность и импульсов поступает на вход дискриминатора 4 четности. который выделяет на элементах И 7 и ИЛИ 10 нечетные импульсы, поступающие на управляющий вход группы 2 элементов И, что осуществляет перснос кода счетчика 1 в сумматор 3, а четные импульсы, формируемые в дискриминаторе 4 па элементе И б, поступают па вход счетчика 1. После прохождения последовательности импульсов выделяется сигнал конца последовательности,...