G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 522497

Опубликовано: 25.07.1976

Авторы: Антонов, Арефьев, Левин, Мокров, Почечуев, Пряхин, Храмцов, Царев, Шульгин

МПК: G06F 7/38

Метки: арифметическое

...операщщ. При логической опера - пни ИЛИ на регистр 1 подаются оба операнда одновременно с регистров 3 и 4, В этом случае триггеры регистра 1 реагируют на дизьюнкпию двух передач.Умножение осуществляется младшими разрядами вперед, одновременно на 4 разряда без анализа питого, с запоминанием переноса из младшей тетрады множителя. Кратные множимого поступают на регистры 3 и 4 согласно табл. 1Таблипа 1.522497 нос втетрад ает н то ж дующем полутакт произведением, с вправо, Таким об итера-и с и й запятой цро-. имого. Нормадится, так как ж множителя лизац оизв ньщает колих нулевых тет улевых тет чество итерации на ч о эти 25 с состветствуведения, что хеме управлени н Перенос в следующую тетраду задаетшестнадцатикратное множимое. Для подачи...

Номер патента: 525084

Опубликовано: 15.08.1976

Автор: Зазнова

МПК: G06F 7/38

Метки: арифметическое, вычитания, двухразрядных, основанием, системе, сложения, счисления, умножения, чисел

...и 15 и блок формирования переносов 16. 5На входы его подается четыре двухразрядных минус-двоичных числад:(-2)а ао, В=(-2.) Ь +Ь,с:(-2,)с с )и=( Р +ои с выхода снимается два двухразрядныхминус- двоичных числа а=в -Ь +Х =(-2)е +е 2 2 2 1 о Таким образом, описываемое устройство по сравнению с известными имеет, во-первых, меньше число управляющих входов, вовторых, большие логические возможности, так как обрабатывает два разряда одновременно, в - третьих, требует более простого управления вследствие применения минус- -двоичной системы счисления. Все это обеспечивает возможность построения разнообразных систем сравнительно из небольшого числа модулей.- хВ35формула изобретения Минус-двоичное числом имеет три разря- да Арифметическое устройство...

Номер патента: 525085

Опубликовано: 15.08.1976

Авторы: Боюн, Жук, Козлов

МПК: G06F 7/38

Метки: вычисления, степенных, функций

...работы устройства: возведение в степень; извлечение квадратного корня; извлечение кубического корня.В режиме возведения в степень выход ф реверсивного счетчика 1 подключается ко входу схемы сравнения 4. При этом, если на вход 10 схемы сравнения 4 поступает величина х ,распределитель импульсов 5 по сигналам рассогласования с выходов схемы сравнения 4 выдает последовательность импульсов до тех пор, пока в реверсивном счетчике 1, накопителе квадратов 2 и в накопителе кубов 3 не установятся соответственно коды функций Х, Х И Х.В режиме извлечения квадратного корня выход накопителя квадратов 2 подключается ко входу схемы сравнения 4, а распределитель импульсов 5 выдает последовательность сигналов на входы реверсивного счетчика 1, накопителя...

Номер патента: 525086

Опубликовано: 15.08.1976

Авторы: Березенко, Березин, Казеннов, Контарев, Немудров

МПК: G06F 7/38

Метки: арифметических, выполения, логических, операций

...1 Состояние ожиданияСдвиг кода левый на Рг 8Сдвиг кода правый на Рг 8Прием кода на Рг 8 с ИШВыдача кода с Рг на ИШВыдача инверсного кода с Рг 8 на ИШ Выдача кода с РГ 8 и приемэтого кода на Рг 6 с конъюкцией Выдача инверсного кода с Рг 8 иприем этого кода на Рг 6 с конъюкцией 0 Запрещенный код1 Режим счета на Рг 7 (Рг 7-1) 0 Режим вычитания единицы на Рг 7 (РГ 7-1) 1 Прием кода на Рг 7 с ИШ 0 Выдача кода с Рг 7 на ИШ 1 Выдача инверсного кода с Рг 7 на ИШ О Выдача кода с Рг 7 и прием этого кода на Рг 6 с конъюкпией1 Выдача инверсного кода с Рг 7 иприем этого кода на Рг 6 с конъюк- цией)Рг 5 слож О Рг Рг евыи виг ко О 2 9 О г 7 О О О 8 с Рг 7 Прием кода на Р 8 с О рием инверсногоРг 7 да 8 с Рг 6 О 36 да наРг 8 ием инверсногРг 6 О...

Номер патента: 525087

Опубликовано: 15.08.1976

Авторы: Евдокимов, Жариков, Каплан, Крейндлин, Хайков

МПК: G06F 7/38

Метки: вычисления, квадратного, корня

...а в цепи переноса в младший разряд комбинационногосумматора 9 формируется сигнал наличияпереноса. 1-сли триггер 5 находится всостоянии ф 1", что соответствует для ком- Зббинационного сумматора 9 режиму "Суммирование", то через блок управления 4 накомбинационный сумматор поступает прямойкод второго слагаемого и на входе младшего разряда комбинационного сумматора 9 фсигнал переноса отсутствует,Перед началом вычисления подкоренноевыражение находится в регистре 1. Накопитель 10, регистр 3 сдвига результата итриггер 5 обнуляются, а в блок коррекции6 заносится код 111. В соответствии сэтим в первом шаге вычислений осуществляется режим "Вычитание",Два младших разряда уменьшаемого поступают на вход комбинационного сумматора ф9 из...

Номер патента: 525950

Опубликовано: 25.08.1976

Автор: Мингалеев

МПК: G06F 7/38

Метки: арифметическое

...знакового разряда регистра 3 соединен с первым входом элемента И 1 , второй вход которого соединен с тактовой шинойВторой такт", а выход - с входом триггера 12, прямой выход которого соединен с вторымвходомэлементаИЛИ 10, выход которого соединен с входом переноса в младший разряд блока 4.Регистры 2 и 3 представляют собойфункционально полный регистр, запись кода на который производится двумя тактирующими импульсами внутри такта.Группы элементов И 5 и 6, группа элементов ИЛИ 9 совмещаются с входными логиками триггеров регистра 2, 45Перед сравнением числа, заданные в дополнительном коде, направляются на регистры 1 и 3, Сравнение производится путем вычитания чисел с последующим анализом результата. При выполнении операции может 50 быть два...

Номер патента: 526890

Опубликовано: 30.08.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, гиперболического, тангенса

...с номе- рами где 1=1,2 р = Еп 1 1 и- +1:и+145 пЗ Такивобразом, повторяются итерации с номерами К;=4,13,40, 121 й, 31 +1 т. е. 1 = 1,2,3,4,4,.5 13,13 и т. д. В позторяемых по два раза итерациях число сдзигов и очередкое значение константы не изменяются, а значение цифры псевдочастцого д( (оператора поворота гиперболического вектора) ца повторяемых итерациях может быть различным, Блок 19 повторения итераций считает номера итераций и выдает сигнал разрешения перехода к следующемусдвигов в константе,На первом этапе импульс управления с выхэда 28 блока 18 открывает вентили 15 16, коммутирует выход блока (2 на блок 17выход 24 знакового разряда, регистра 4 ца вход блока 14, На этом этапе первая рециркуляционная ячейка является...

Номер патента: 526891

Опубликовано: 30.08.1976

Авторы: Немытов, Оранский

МПК: G06F 7/38

Метки: арифметическое

...по следующему алгоритму 25 Ь)+1= Ьл+ 1)Ь 02 "+", Ь-+а; (1) с;+, = с, + =;с- ц+1, с -а, (2) гле направление итерационного процесса определяется знаком+ 1, если Ь,(а с; = - 1, еслц Ь;,аостанов, если Ь;, = ас, 35 )при этом К = О, 1, 2Выполнение условия 1 пп Ь, = а приводит к справедливости равенства 11 гп с, = с 1, 40),О)Выполнение мпожитсльцо-лслительцой операции представляет собой итерационный процесс, реализующий зависимости (1) - (3), ц состоит цз ряда однотипных тактов. 45Число (с) вводится в сумматор-вычцтатель 1, число (Ь) - в сумматор-вычитатель б, а число (а) - в сумматор-зычцтатель 12. В регистрах 2 и 7 путем слзцгозой операции реализуется получение величин с . 2 - 1+н и 50 Ь 2 ц+" (К - номер итерации)которые суммцру ются в...

Номер патента: 528565

Опубликовано: 15.09.1976

Авторы: Боюн, Ледянкин, Малиновский, Семотюк

МПК: G06F 7/38

Метки: арифметическое, последовательное

...В=.+4/8==0,100, а во втором регистре 2 - в дополнительном коде второе слагаемое С= - 3/8= = 1.101. В результате сложения получается число В также в коде представления+ В О 100С =- 1.101В = 0.001 =+1/825 При работе устройства в режиме вычитаниядва числа в дополнительном коде сдвигаютсямладшими разрядами вперед, На второй вход15 сумматора 3 поступает уменьшаемое В изпервого регистра 1 в инверсном коде черезЗо коммутатор 5, а вычитаемое С из регистра 2 -непосредственно на первый вход сумматора 3.При этом триггер 7 управляющими входами1 О и 12 открывает инверсные входы входных ивыходных коммутаторов 5 и 6 и осуществляетЗ 5 передачу уменьшаемого В в сумматор, а результат В из сумматора в обратном коде(т. е. В и В соответственно) по...

Номер патента: 529456

Опубликовано: 25.09.1976

Авторы: Богатырев, Цирамуа

МПК: G06F 7/38

Метки: адаптивное, вычислительное

...работает следующим образом,Операнд записывается в регистр сдвига 6, с которого оы полается через соответствующие элементы И 1 на (г 1 - К ) младших разрядов первого многофункционального блока 1 (на чертеже - верхний). После выдачи результата вычислений с первого мно гофункционального блока 1 во второй врегистре сдвига 6 осуществляется сдвиг операнда на 1 разрядов и подаче его на (И - ь ) старших разрядов первого многофункционального блока 1, Таким образом про - исходит вычисление суммарной функции Г в различных разрядах многофункциональных блоков 1 со сдвигом по времени, равным времени вычисления функции тв одном блоке 1. Результат вычисления суммарной 25 функции г на (О - 1 ) младших разрядах хранится в регистре 5 в течение...

Номер патента: 530331

Опубликовано: 30.09.1976

Авторы: Герцовский, Орехов

МПК: G06F 7/38

Метки: логарифмический, счетчик

...ггертеменнь м.:;ККгта Л ПЕРЕВОРКТСК В СДСтоЯНИЕ, ПРК КОТР чраМ Па СдттаВЕТС ГВУЮШКЙ ВХСд ЗЛЕМЕНТа г И"4 Ьд".,ИЕТС.,Г ПВЗтт-тПСтгИЕ 1 Гтдттттт"Гад . Ггрихдэм к:лпульса с вы:лда датчика временит.:х ттт 1 гегдвятт,г ", 3 .;" . на гг гкггер тгккла 1 4ЦтГгит ГтеДЕВГЭ ея " "ЭстадНГг ГРК т"- гд.;,т злэме",ьт "11 10 эакрываюттся. Им 1и т льсами с выхода датчика временных интерВалгав Г Задэ джаннымк На МаЛЭЕ Г:тЕ 1 ЛЯ,.тхе;, .й задерктгкк 12, дрткггер 7 сээтветстдтгг.тг сщ" Э тг"тт"-г дЕрЕг ЭЛЧ Вся в СЭГ г д т.ги;,тттх;:дтдтлдМ дта СЭОТВЕТСтвутаШИК ВХад ЭЛЕ четвертогэ Влек ег та "И" и с первыт входом элемента "Р.Л 11, а выход подключен кгl ггвторому входу Второго элемента И, третий вход кэтарагэ подключен к выходуустройства детектираваьия,...

Номер патента: 531152

Опубликовано: 05.10.1976

Авторы: Боюн, Жук, Козлов

МПК: G06F 7/38

Метки: возведения, извлечения, корня, степень

...сумматора 1 Исоединен через элементы И 3 и 4 соответственно со входами сложения и вычитаниякаждого последующего сумматора 1, Выходы реверсивного счетчика 5 и старшегосумматора 1 соединены с информационными ЗОвходами блока переключения 8, выход которого соединен со вторым входом блока сравнения 6, подключенного выходами кэ входамраспределителя импульсов 7, соединенного выхэдами сэ входами реверсивного счетчика 5 35и управпяюшими входами элементов И 3 и4, блока переключения 8 и первым входомблока сравнения 6. Выходы регистра показателя степени 10 соединены с управляощими входами блока переключения 8, распределителя импульсов 7 и запоминаюшегоблока 9, выходы которого подключены кустановочным входам сумматоров 1 и регистра...

Номер патента: 531153

Опубликовано: 05.10.1976

Авторы: Боюн, Козлов, Михайлов

МПК: G06F 7/38

Метки: возведения, куб

...результата 3, три группы элементов "И 4, два элемента задержки 5.Предлагаемое устройство работает следующим образом.С приходом управляющего импульса науправляющий вход 6 устройства происходит сдвиг содержимого счетчика 1 и сумматоров 2 и 3 соответственно на один, дваи три разряда влево, затем на информационный вход 7 устройства поступает старшийразряд последовательного кода. При наличииединицы в данном разряде к содержимомусумматора результата 3 прибавляется сосдвигом на один разряд влево код из сумматора 2, Через время, определяемое вторым элементом задержки 5, содержимоесчетчика 1 передается на входы 1 - й сумматора результата 3 и на входы 2 - П + 1сумматора 2, а в младший разряд сумматора 2 прибавляется единица. Через...

Номер патента: 531154

Опубликовано: 05.10.1976

Авторы: Боюн, Козлов, Михайлов

МПК: G06F 7/38

Метки: возведения, куб

...6 устройства происходитсдвиг содержимого счетчика 1, сумматоров2 и 3 соответственно на один, два и три15разряда вправо, после чего на информационный вход 7 устройства поступает младшийразряд последовательного кода,При наличии единицы в данном разрядек содержимому сумматора результата прибавляется содержимое сумматора. Черезвремя, определяемое третьим элементом задержки 5, в ( 2 П - 1 ) -й разряд сумматора 2 прибавляется единица, через время,определяемое вторым элементом задержки5, к нему прибавляется содержимое счетчика 1 в О старших разрядов, и образуетсязначение квадрата кода счетчика 1 содержимое которого также прибавляется к содержимому сумматора 3 в и старших разрядов ЭОсо сдвигом на два разряда вправо, Черезвремя, определяемое...

Номер патента: 537344

Опубликовано: 30.11.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, тангенса, тригонометрического

...1 - 3 комбинационного типа, накопительный регистр 4, коммутационную логическую схему 5, блок б памяти, вы полненный в виде односторонней памяти споразрядной выборкой двух слов одновременно, накопительные регистры 7, 8, сдвигающие регистры 9, 10, блок 11 определения цифры псевдочастного, блоки 12, 13 анализа 30 сходимости (схемы сравнения), коммутацион3 сумматора-вычитателя 1; знаковый разряд 19 накопительного регистра 8 подключается к входу блока 11. На выход 20 блока 11 в конце каждой итерации выдается инверсия очередной цифры псевдочастного, на выход 21 - цифра псевдочастного.Далее работа протекает аналогично, за исключением того, что в накопительном регистре 7 и сдвигающем регистре 10 информация не продвигается. На этом этапе...

Номер патента: 537350

Опубликовано: 30.11.1976

Авторы: Бурмака, Сопрунов

МПК: G06F 17/18, G06F 7/38

Метки: значения, среднего

...преобразует пачку эталонных импульсов в двоичный код. После измерения таким образом первого значения У описанная цепь остается в открытом состоянии и дескретизованное значение У 2 также поступает в счетчик 11, где суммируется с числом У,. Осреднение по модулю два при этом достигается простым сдвигом запятой на разряд, тогда получимл У+ 1,У,2: - 2В момент поступления значения Уз блок 2 усреднения закрывается командой блока 5 управления (закрыт элемент И 8, фиг, 2 по входу 11), а блок 3 усреднения открывается (структура блоков усреднения индентична). В блоке 3 получаем величинуУЗ,4 = 12( з+ У 4) (2)За время процесса усреднения в блоке 3 тактовыми импульсами более высокой частоты, поступающими нз блока управления на управляющий вход...

Номер патента: 538359

Опубликовано: 05.12.1976

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: возведения, двоичного, степень, четвертую, числа

...состояние двоичного счетчика 1 и сумматоров 2-4 нулевое, Каждый импульс, поступивший на входную шину 12, добавляет - в первом такте к содержимому второго сумматора 3 код из первого сумматора 2; во втором такте к содержимому второго сумматора 3 удвоенный (со сдвигом на один разряд влево) код из первого сумматора 2; в третьем такте единицу младшего разряда в первый сумматор 2 и удвоенный (со сдвигом на один разряд влево) код из двоичного счетч:па 1 к содержимому первого сумматора 2 . содержимому третьего сумматора 4; в четвертом такте единицу младшего разряда в двоичный счетчик 1 и третий сумматор 4, а также учетверенный (со сдвигом на дьа разряда влево) код из второго сумматора 3 к содержимому третьего сумматора 4.После...

Номер патента: 538360

Опубликовано: 05.12.1976

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: извлечения, корня, степени, четвертой

...единичный вход - с управляющим входом устройства, а 66 единичный выход - со входом мультивибратора, выход которого подключен ковходу устройства.Схема устройства представлена на чертеже.Устройство содержит счетчик 1, накопитель квадратов 2, сумматор квадратов 3сумматор результата 4 с выходом 5, первый 6, второй 7, третий 8 и четвертый 9блоки элементов "И", первый 10, второй11 и третий 12 элементы задержки, триггер 13, мультивибратор 14 и управляющиевыходы 15-17,Устройство работает слудуюшим образом.При возведении последовательности импульсов в четвертую степень счетчик 1,сумматоры 3, 4 и накопитель квадратов 2устанавливаются и нулевое состояние . Каждый импульс, поступивший на вход 16 устройства, в первом такте добавляет к...

Номер патента: 538361

Опубликовано: 05.12.1976

Авторы: Тормышев, Федоренко

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...для сумматора 1, а отсутствиеединицы - команде "вычесть" для этогосумматора. По этим командам по такту 2к содержимому сумматора 1 алгебраически прибавляются константы, поступающиес блока задержки 3.Блок задержки 3 в качестве генератора констант и при определении конца вычислений работает следующим образом,На вход блока задержки по шине 7 поступает единичный импульс запуска, который поочередно появляется сначала на 1выходе, затем на 2 выходе и т,д. На четных выходах блока задержки импульс появляется по такту 2, а на нечетных - потакту 1. Так как выходы блока задержки3 соединены со входами разрядов сумматора 1 и 2, появление сигнала на одномиз выходов блока задержки соответствуетпоступлению числа на вход одного из...

Номер патента: 538362

Опубликовано: 05.12.1976

Автор: Селезнев

МПК: G06F 7/38

Метки: арифметических, выполнения, логических, операций

...2 вырабатываются сигналы "1" (здесь/О= О), Первые коммутирующие узлы 12 всех разрядов 10 выходного коммутатора 3 передают на своивыходы сигналы л, с выходов блока логи,ческих операций 2. Узлы образования логических функций 1 1 всех разрядов реализуют логическую функцию, задаваемую блоком управления 6. Для тех разрядов 10,дпя которых у = 1, на выход узла (устройства) передается сигнал с выхода первого коммутирующего узла 12 (в данномслучае 1). Для остальных узлов выходнойсигналопределяется состоянием выхода узла образования логических функций1 1. В результате на выходе устройстваформируется слово Р , содержащее полерезультата выполнения заданной логическойоперации. Значения остальных разрядовэтого слова формируются в соответствиис...

Номер патента: 538363

Опубликовано: 05.12.1976

Авторы: Духнич, Митраков

МПК: G06F 7/38

Метки: арифметическое

...- 11, сумматор 12, вычитатещ 13 и 14, сумматоры-вычитатели15 - 17, блоки для деления 18 и 19.Устройство работает следующим образом.По командам из управляющего устройства коммутирующий блок 5 подключаетк входу сумматора 12 один из выходоврегистра 1, коммутирующий блок 6 подключает к входу вычитателя 13 один извыходов регистра 2, коммутирующий блок7 подкшочает к входу вычитателя 14 извыходов регистра 3, коммутирующий 50блок 8 подключает к входу сумматоравычитателя 15 один из выходов регистра3, коммутирующий бпок 9 подключает квходу сумматора-вычитателя 16 один извыходов регистра 2, МНа второй вход сумматора 12 с выхода регистра 1 поступает начальная координата, которая одновременно подаетсяна вход того же регистра для перезаписи. Текущая...

Номер патента: 541167

Опубликовано: 30.12.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, логарифмической, функции

...сдвигающето последовательного регистра 9. На выходы сдвига всех регистров и вход чтения блока памяти 7 с шин 17 блока управления 14 поступают тактовые сдвигающие импульсы. 35В начальном состоянии в регистре 4 находится нулевое значение; в регистре 8 - значение аргумента Х, уменьшенное на единицу; в регистре 10 - единица.Вычисление логарифмической функции для 40 интервала изменения аргумента 1 4 Х = П (1 + Ч 2 - +) (2 у:О 45 в предлагаемом устройстве основано на параллельном решении в итерационном процессе следующих разностных рекуррентных соотношений: го = Х - 1; г+т: г - д Х.2 - О+)Каждое приведенное соотношение вычисля ется последовательно за (и+ги) тактов (где и - число разрядов аргумента; ги - число дополнительных разрядов для...

Номер патента: 541168

Опубликовано: 30.12.1976

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: возведения, двоичных, степень, чисел

...соединен с первым входом четвертого сумматора,На чертеже приведена схема предлагаемого устройства.Устройство содержит счетчик 1, первый 2, второй 3, третий 4 и четвертый 5 сумматоры, первый б, второй 7, третий 8, четвертый 9, пятый 10 и шестой 11 блоки элементов И, первый 12, второй 13, третий 14 и четвертый 15 элементы задержки.Устройство работает следующим образом, Исходное состояние двоичного счетчика 1 и сумматоров 2 - 5 нулевое, На входную шину 1 б поступает последовательность импульсов. Каждый импульс вначале открывает четвертый блок элементов И 9, через которые код со второго сумматора 3 поступает на третий сумматор 4 со сдвигом на один разряд влево, затем открывается пятый блок элементов И 10, через которые код со второго...

Номер патента: 541169

Опубликовано: 30.12.1976

Авторы: Боюн, Козлов, Черепин

МПК: G06F 7/38

Метки: извлечения, корня, степени, четвертой

...триггер 10 и формирователь импульсов 11 (входная шина 12, выходная - 13).Устройство р аботает следующим о бр азом.В исходном состоянии в третьем сумматоре 4 содержится дополнительный код числа х, из которого необходимо извлечь корень четвертой степени, а в счетчике 1, первом 2 и втором 3 сумматорах содержатся нулевые коды. При подаче импульса на входную шину 12 триггер 10 по прямому входу переводится в единичное состояние и запускает формирователь импульсов 11. При поступлении первого импульса от формирователя импульсов 11 в младшие разряды первого 2 и третьего 4 сумматоров, записывается по единице. Кроме того, в первый сумматор 2 через первый блок элементов И 5 переносится удвоенное (сдвинутое на один разряд влево) содержимое...

Номер патента: 542993

Опубликовано: 15.01.1977

Авторы: Ачкасов, Лунев, Уханов

МПК: G06F 7/38

Метки: арифметическое

...И - ИЛИ 9, выходы элемента И - ИЛИ соединены с соответствующими входами сумматора 10, выход старшего разряда которого соединен со входом 11 элемента И, Кроме того, в устройстве имеются шины управления 12 и 13, шина переноса старшего разряда сумматоров 14 и шина управления 15.В режиме умножения сдвигающий регистр 1 установлен в нуль, в регистры 3 занесены сомножители, Сумматоры матрицы 5 суммируют частичные произведения, на шину 13 подается 0, и последний ряд сумматоров 10 формирует окончательный результат, который заносится в регистр 6,Извлечение корня производится методом обратного поиска, т, е. последовательным подбором цифр сомножителей; начиная со старшего разряда за п циклов, где и - разрядность результата. В этом режиме в...

Номер патента: 543937

Опубликовано: 25.01.1977

Авторы: Репетюк, Хаскин

МПК: G06F 7/38

Метки: матричное, операционное

...деления сигнал с инверсного выхода 12 каждой предыдущей строки подается на входы 9 и 11 предыдущей строки, При выполнении умножения результаты с выходов 13 первых сумматоров каждой строки, кроме первого сумматора первой строки, подаются на входы 10 первой строки, т.е, результат с выхода 13 второй строки подается на вход 10 первого сумматора первой строки, результат с выхода 13 третьей строки - на вход 10 сумматора первой строки и т.д.Операнды при сложении подаются на входы 8 и 10, код настройки на входы 8 и 9, При этом в разряды матрицы, расположенные в первой строке, на входы 8 и 9 подаются коды ф 1" и фОф, соответственно, а на остальные входы 8 и 9коды "0. Таким образом, результат сло жения образуется на выходах сумматоров первой...

Номер патента: 544960

Опубликовано: 30.01.1977

Авторы: Боюн, Козлов, Михайлов

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...14, одновибратора 15 и блока управления 16.Работает устройство следующим образом.В начале операции извлечения корня значение подкоренной величины в обратном коде заносится в сумматор 1, трш гер 14 устанавливается в нулевое состояние. Блок управления 16 выдает сигнал начала работы, разрешающий прохождение импульса с выхода самого старшего разряда сумматора 1, который находится в нулевом состоянии, на выход узла 13 разделения начального пр 11 блике 1 Н 1 я. Код начального приближения с выхода узла разделения начального пр 11 блпжен 11 я записывается в соответствующие разряды регистра 9 и через время, определяемое третьим элементом задержки 12, через первую группу элементов И 3 в соответствующие разряды сумматора 1, где он суммируется...

Номер патента: 544961

Опубликовано: 30.01.1977

Авторы: Боюн, Козлов

МПК: G06F 7/38

Метки: возведения, куб

...11 4 иг вход сумматора 2 и прибавляется к содержи мому этого сумматора. Во втором тактс им л пульс проходит через элемент 10 задержкиоткрывает группу элсмецтов 5, через которук код из счетчика 1 поступает иа вход сумматора 2 со сдвигом ца один разряд влево. Тл ким образом, зл два такта к соде)гокимо Э сумлтор: 2 прибавляется утроециос с гсв:игГииии, ир. (;аи) иова,кимос счетчика 1. 3 ятса Входной импульс проходит через элемент 11 зддсржкц и В третьем такте прцбдвляст сдницу младшего разряда к содержимому счетчикаи открывает группу элсмсцтов 11 6), через которуо код с выходя суа)11 тора 2 иост,псг нд вход матора 3 результата со сдвигом ца один разряд влево.Ка)кдый импульс, поступивший нд шину 15 отрицательного црирдшсцця,...

Номер патента: 544962

Опубликовано: 30.01.1977

Авторы: Билинский, Виксна, Казакевич, Микельсон

МПК: G06F 7/38, G06F 7/70

Метки: делительно-множительное

...элементы; 4, 5 - схемы сравнения; 6 - счетчик результата; 7, 8 счетчики делителя; 9 - генератор пеповторяющихся псевдослучайных чисел.Устройство работает следующим образом.На схемы сравнения 4, 5 подаются числа х и у, на вход счетчика 7 - модуль числа г. Импульсы тактовой чистоты переписывают в генераторе 9 неповторяющихся псевдослучайных чисел все новые числа, которые схемами 4, 5 сравниваются с делителем л и делимым у. Счетчик 8 подает на ключевые элементы 1, 2 каждый к-й импульс тактовой частоты с целью снижения автокоррекции в выходных потоках результатов сравнения. Счетчик 6 результата подсчитывает число сдш 1 щы в потоке результата сравнения делимого до тех пор, пока в счетчике 7 не наберется пз потока результатов сравнения г...

Номер патента: 546880

Опубликовано: 15.02.1977

Авторы: Грибок, Обуханич

МПК: G06F 7/38

Метки: извлечения, квадратного, корня, цифровое

...бывия, В описываемом устройстве это ся тем, что в него введен элемент И, щий вход которого соединен с выхоы сравнения кодов, а информацион - со входом устройства, выход элесоединен со счетным входом счетчитата, выходом устройства и шиной ноль приемного счетчика и тригаказ 345 1 Изд. Мо НИИПИ Государстве по дела 113035, Моска178 Тираж 899иного комитета Совета Министров СС и изобретений и открытийа, Ж, Раушская наб., д. 4/5 Подписно 1 пографин, пр. Сапунова, 2 В исходном состоянии счетчики 1 и 5 и триггер 4 сброшены в ноль, и схема И 3 подготовлена к открыванию разрешающим потенциалом с выхода схемы сравнения кодов 2.Первый импульс ЧИК подкоренного числа х, поступающий на вход устройства, переводит триггер 4 в состояние единица,...