Арифметическое устройство с переменной длиной операндов

СОЮЗ СОВЕТСКИХСОЯИАЛИСТИЧЕСНИХРЕСПУБЛИК 588 И 9) ПИСАНИЕ ИЗОБРЕТАВТОРСКОМУ СВИДЕТЕЛЬСТВУ вычисли ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ГПЕРЕМЕННОЙ ДЛИНОЙ ОПЕРАНДОВ(57) Изобретение относится к ц 4 С 06 Р 7/38, 11/О тельной технике и может быть использовано в процессорах электронных вычислительных машин, Целью изобретения является расширение функциональных возможностей за счет контроля и диагностики неисправностей, По . ставленная цель достигается тем, что ариФметическое устройство с пере менной длиной операндов, содержащее арифметико-логический блок 3, блоки 4 и 5 элементов И, блок 6 формирования маски, одноразрядный коммутатор 7, неполный дешифратор 26 и элемент ИСКЛЮЧАЮ 111 ЕЕ ИЛИ 42, содержит блок 8 управления и блок 9 контроля с соответствующими связями. 2 з.п.31465880 В результате через блоки 4 и 5элементов И на входы 11 и 12 блока3 проходят 1-разрядные операнды.При этом, с выходов 1 О, вблока3 на выход 32 устройства поступает,при выполнении арифметических операИзобретение относится к вычислительной технике и может быть использовано в процессорах вычислительных машин.Цель изобретения - расширение5 функциональных воэможностей эа счет контроля и диагностики неисправностей.На Фиг,1 представлена схема арифметического устройства с переменной длиной операндов; на Фиг,2 - схема блока управления; на фиг.Э - схема блока контроля.На схеме (Фиг,1представлены вход 1 первого операнда устройства, вход 2 второго операнда устройства, арифметико-логическнй блок 3, бло" ки 4 и 5 элементов И, блок 6 формироваиия.маски, одноразрядный комму татор 7, блок 8 управления, блок 9 контроля, выходы 10., - 1 О разря.= дав арифметико-логического блока 3 (и-разрядность операндов), информационные входы 11 и 12 и вход 13 25 кода операции арифметико-логического блока 3, информационные входы 14- 18 блока 9 контроля, вход 19 синхронизации блока 9 контроля, информациониый вход 20 блока 9 контроля, 30 вход.2) задания режима блока 9 контроля, выходы 22 - 24 блока 9 контроля, выход 25 блока 8.управления, неполный дешифратор 26, выход 27 блока 8 управления, вход 28 установки блока 8 управления, вход 29 задания режима блока 8 управления, тактовый вход 30 блока 8 управления, вход 31 окончания работы блока 8 управления, выход 32 результата устройства, 40 выход 33 переноса устройства, выход 34 номера ошибочного разряда устройства, выход 35 ошибки переноса устройства, выход 36 ошибки результата устройства, выход 37 ошибки устройства, вход 38 кода длины операнда устройства, вход 39 задания режима устройства, вход 40 кода операции устройства, тактовый вход 41 устройства, элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ .42 1Блок 8 управления (фиг.2) содержит элемент И 43, счетный вход 44 и вход 45 сброса счетнижа 46, группу элементов ИЛИ 47, дешифратор 48, группу элементов И 49, элемент ИЛИНЕ 50.Блок 9 контроля 1 фиг.3) содержит сумматор-вычитатель 51, мультиплексоры 52 - 54, элементы ИСКЛН)ЧАЮРЕЕИЛИ 55 и 56, элемент ИЛИ 57, информационные нходы 58 и 59 сумматоранычитателя 51, управляющий . нход60, тактовый вход 61 и вход 62 сброса сумматора-вычитателя 51, выходы63 н 64 переноса и результата сумматора-вычитателя 51,Блок б формирования маски реализован так, как в известном устройстве.Арифметико-логнческий блок 3 реализован аналогично. известному,Сумматор-нычитатель 5 являетсяодноразрядным, накапливающим.Устройство (фиг.1) работает следуницим образом. В исходном состоянии на входы 1 и 2 поданы и-разрядные операнды, Прн обращении к устройству для выполнения очередной операции на вход 38 устройства подается код длины операндов, на нкод 39 устройства подается сигнал Работа" ( единичный уровень), а на вход 40 устройства - код операции. При этом, в блоке 8 управления сигналом на входе 45 счетчик 46 сбрасывается в нуль и счет в нем блокируется соответствующими сигналами на выходах элементов 50 н 43, на первом выходе 25 блока 8 управления устанавливается логическая единица на одной цепи, соответствующей переменному старшему разряду операндов, а на . выходе дешифратора 26 устанавливается код арифметической операции (нуль при сложении, единица при вычитании, безразличное состояние - при неарифыетическнх операциях),Сигнал единицы н цепи, соотнет" ствующей переменному старшему разряду операндов, с выхода 25 блока 8 управления поступает на третий информационный вход 16 блока 9 контроля, на вход блока 6 формирования маски и на соответствующий управляющий вход одноразрядного коммутатора 7, при этом на выходе блока 6 логические единицы устанавливаются н разрядах с первого по 1;"й (1 - номер переменного старшего разряда).80 4 3 14658ций, код суммы или разности, а с,гнал с выхода 10через информационный вход коммутатора 7 поступаетна его выход, Независимо от сигналас выхода дешифратора 26 на выходеэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 42 и соответственно выходе 33 устройстваиндицируется сигнал переноса заема)из старшего разряда, 10По окончании обращения к устрой"ству для выполнения очередной операции на вход 39 устройства подается сигнал Контроль (нулевой уровень), При .этом, запирается группа 15элементов И 49 и открывается элемент И 43 в блоке 8 управления, итактовые импульсы со входа 41 устройства начинают поступать на вход 44счетчика 46 и на выход 27, Таким об" 2 Оразом, блок 8 управления в каждомтакте сам изменяет длину операндовот 0 до и,На вход 40 устройства подается кодарифметической операции и в блоках 253-7 устройства в каждом такте происходит выполнение операции под операндами длиной от 0 до и. При этом,в блоке 9 контроля в каждом тактевырабатываются значения старших пере" 30менных разрядов операндов, поступающие с выходов мультиплексоров 52 и53 на информационные входы сумматора51, в котором на выходах 63 и 64 вкаждом такте вырабатываются значениясоответственно сигнала переноса исующ, поступающие на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно55 и 56, где они сравниваются с сигналами переноса и суммы, поступающими соответственно со входа 20 блока 9 контроля и с выхода мультиплексора 54, где значения этих сигналовопределяются результатом выполненияоперации блоками 3 .- 7. 45 При несовпадении результатов выполнения операции в блоке 9 контроля и блока 3 - 7 на выходе 24 блока контроля вырабатывается сигнал ошибки, через вход 31 блока 8 управления блокирующий дальнейшее изменение содержимого счетчика 46 и поступающий на выход 37 устройства. При этом, единица в одной из цепей на выходе, 34 устройства указывает на номер разряда, в котором произошла ошибка, а сигналы на выходах 35 и 36 указывают, . в какой цепи (переноса или сумю 1, соответственно) произошла эта ошибка.При отсутствии сигнала Работа" и ошибок процесс поразрядного контроля циклически повторяется, Сигналом "Работа" на входе 39 устройства сбрасывается в исходное состояние сумматор 51 блока 9 контроля и блок 8 управления, процесс контроля прерывается и происходит выполнение очередной операции.При некоторых значениях операндов после полного прохождения одного цикла контроля возможна остановка .роцесса контроля, при этом имеются сигналы "Ошибки" на выходах 36 и 37 устройства, но адрес "ошибки" на выходе 34 устройствА показывает, что "ошибка" фиктивная, так как во всех разрядах выхода 34 установлены нули. Формула изобретения Арифметическое устройство спеременной длиной операндов, содержащее арифметико-логический блок,два блока элементов И, блок формирования маски, одноразрядный коммутатор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и неполный дешифратор, причем входы первого и второго операндов устройствасоединены соответственно с первымивходами первого и второго блоковэлементов И, выходы которых соедине-;ны соответственно с первым и вторыминформационными входами арифметикологического блока, выходы разрядовкоторого, кроме младшего, соединенысоответственно с информационнымивходами одноразрядного коммутатора,выход которого соединен с первымвходом элемента ИСКЛЮЧАЮЦЕЕ ИЛИ,выход которого является выходом переноса устройства, вход кода операцииустройства соединен с входом кода операции арифметико"логического бло-. ка и с входом неполного дешифратора, выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющие входи одноразрядного коммутатора соединены соответственно с входами. разрядов блока формирования маски.; выход которого соединен с вторыми входами первого и второго блоков элементов И, выходы разрядов, кроме старшего, арифметико-логического блока являются выходом резуль 1465880 6тата устройства, о т л и ч а ю - щ е е с я тем, .что, с целью расширения функциональных возможностей за счет контроля и диагностики неисправностей, она содержит блок управления и блок контроля, причем1входы первого и второго операндов устройства соединены соответственно, .с первым и вторым информационными входами блока контроля, третий информационный вход которого соединен с входами разрядбв блока формирования маски, с первым выходом блока управления и является выходом номера ошибочного разряда устройства, вход кода длины операнда и тактовый вход которого соединены соответственно с входом установки и тактовым входом блока управления, вход задания режи- ,ма которого объединен с входом задания режима блока контроля и соединен с входом задания режима устройства, выходы ошибки переноса, ошибки результата и ошибки которого соединены соответственно с выходами с первого по третий блока контроля, третий выход которого соединен с входом окончания работы блока управления, второй выход которого соеди. - . нен с входом синхронизации блока контроля, четвертый информационный вход которого соединен с выходом результата устройства, пятый и шестой информационные входы блока контроля соединены соответственно с выходом неполного дешифратора и с выходом элемента ИСКЛЮЧАМЩЕ ИЛИ.2. Устройство по п,1, о т л ич а ю щ е е с я тем, что блок управ ления содержит элемент И, счетчик, группу элементов ИЛИ, дешифратор, группу элементов И и элемент ИЛИ-НЕ, причем тактовый вход блока управления соединен спервым входом элемента И, выход которого является вторым вьгходом блока управления и соединен со счетным входом счетчика, выходы разрядов которого соединены с первыми входами элементов ИЛИ группы, выходы которых соединены с входами разрядов дешифратора, выход которого является первым выходом 20 25 30 35 40 45 50 блока урравления, вход эадания режи-.ма которого соединен с входом сброса,счетчика с первым входом элементаИЛИ-НЕ и с первыми входами элементовИ группы, вторые входы и выходы которых соединены соответственно с входами разрядов входа установки блокауправления и с вторыми входами соответствующих элементов ИЛИ группы,вход окончания работы блока управления соединен с вторым входом элемента ИЛИ-НЕ, выход которого соединенс вторым входом элемента И. 3, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок контроля содержит сумматор-вычитатель, три мультиплексора, два элемента ИСКЛРЧАЮП 1 ЕЕ ИЛИ и элемент ИЛИ, причем первый, второй и четвертый информационные входы блока контроля соединены соответственно с информационными входами первого, второго и третье" го мультиплексоров, управляющие входы котор 1,1 х объединены и соединенЫ с третьим информационным входом блока контроля, пятый и шестой информационные входы которого соединены соответственно с управляющим входом сумматора-вычитателя и с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является первым вйходом блока контроля и соединен . с первым входом элемента ИЛИ, выход которого является третьим выходом блока контроля, вход синхронизации и вход задания режима которого соединены соответственно с тактовым входом и входом сброса сумматоравычитателя, выходы переноса и результата которого соединены соответственно с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым входом второго элемента ИСКЛ 1 ОЧАМ 111 ЕЕ ИЛИ, выход которого соединен с вторым входом элемента ИЛИ и является вторым выходом блока контроля, выходы мультиплексоров с первого по третий соединены соответственно с первым и вторым информационными входами сумматора-вычитателя и с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.