Контролируемое арифметическое устройство

СОЮЗ СОВЕТСКСОЦИАЛИСТИЧ ЕСНРЕСПУБЛИК 8 ТЕНИ. В. Гол ови тво СССР(54) УСТР и мо роен наде шени ариф ядно лирусоде ро втор ариф элем ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И ТОРСНОМУ СВИДЕТЕЛЬСТВУ видетельство ,СССР 6 Р 7/38, С 06 Р 11/00КОНТРОЛИРУЕМОЕ АРИФМЕТИЧЕСКОЕ ЙСТВОИзобретение относится к области атики и вычислительной техники ет быть использовано при пост- и цифровых устройств повышенной ности. Цель изобретения - повыбыстродействия контролируемого етического устройства. Контромое арифметическое устройство жит регистры 1,2 первого и втооперандов, регистр 3 результаумматор 4, входы 5,6 первого и го операндов контролируемого етического устройства, группу 7 нтов ИЛИ, группу 8 элементов) 4 С 06 Р 7/50,11/О И-НЕ, блок 9 сравнения, коммутаторы10-12, первый элемент И 13, элементИЕ 14, второй элемент И 15, вход 16синхронизации и вход 17 запуска контролируемого арифметического устройства, вход 18 задания режима работыконтролируемого арифметическогоустройства. В течение положительногополупериода сигнала, поступающего навход 16 синхронизации контролируемого устройства, сумматор 4 формируетсумму операндов, после чего эта сумма переписывается на регистр 3 результата, и во время отрицательногополупериода синхронизирукицего сигнала на сумматоре 4 формируется раз-ность между результатом сложенияоперандов и инверсией их поразрядного логического произведения. Ре"зультат сравнивается с поразр йлогической суммой операндов, формируемой группой 7 элементов ИЛИ, наблоке 9 сравненияСигнал несравнения на выходе блока 9 во время отрицательного полупериода синхросигнала свидетельствует о неисправностиустройства. 1 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении цифровых устройств повыщенной, надежности,Цель изобретения - повьппениебыстродействия контролируемого арифметического устройства.На чертеже представлена схемаконтролируемого арифметического устройства.На схеме обозначены регистры 1и 2 первого и второго операндов, регистр 3 результата, сумматор 4, входы 5 и б первого и второго операн.дов контролируемого арифметическогоустройства, блок 7 элементов ИЛИ,блок 8 элементов И-НЕ, блок 9 сравнения, коммутаторы 10 - 12, первыйэлемент И 13, элемент НЕ 14, второйэлемент И 15, вход 16 синхронизациии вход 17 запуска контролируемогоарифметического устройства, а такжевход 18 задания режима работы контролируемого арифметического устройства.Устройство работает следующимобразом.На вход 17 запуска контролируемого арифметического устройства подается единичный сигнал, На вход 16синхронизации контролируемого арифметического устройства поступаютимпульсы синхронизации, и с выходов элементов И 13 и 15 снимаютсясигналы для управления работой узлами устройства. Сигнал с выходапервого элемента И 13 поступают навходы записи регистров 1 и 2 операндов, сигнал с выхода второго элемента И 15 - на вход записи регистра 3 результата.По положительному фронту синхроимпульсов информация с входов 5 и 6 45первого и второго операндов контролируемого арифметического устройства записывается в регистры 1 и 2первого и второго операндов. В этовремя на выходы коммутаторов 10 и 11проходят сигналы с первых информационных входов. Таким образом, навходы первого и второго операндовсумматора 4 проходит содержимое регистров 1 и 2 операндов (на вход55переноса сумматора 4 поступает нулевой сигнал с выхода элемента И 15).По окончании положительного импульсасинхронизации содержимое сумматора 4 записывается в регистр 3 результата. При этом вторые информационные входы коммутаторов 10 и 11 оказываются подключенными к выходам этих коммутаторов, Таким образом, на вход первого операнда сумматора 4 поступает результат сложения операндов, на вход второго операнда - инверсия поразрядного логического умножения первого и второго операндов, а на входпереноса единичный сигнал .На выходе сумматора 4 образуетсяразность между суммой операндов и их поразрядным логическим произведением.При правильной работе контролируемого арифметического устройства эта разность должна быть равной результату поразрядной логической суммы двух операндов, которая подсчитывается блоком 7 элементов ИЛИ.Правильность работы устройства контролируется блоком 9 сравнения, единичный сигнал на выходе которбго во время действия отрицательного сигнала на входе 16 синхронизации контролируемого арифметического устройства свидетельствует о неисправности устройства.С помощью сигнала, поступающего на вход 18 задания режима работы контролируемого арифметического устройства, можно подключать к информационному входу регистра 2 второго операнда либо результат предыдущего сложения, либо число с входа б второго операнда контролируемого арифметического устройства.Формула изобретенияКонтролируемое арифметическое устройство, содержащее два регистра операндов, регистр результата, блок элементов ИЛИ, блок элементов И-НЕ, сумматор, блок сравнения, причем информационный вход регистра первого операнда является входом первого операнда контролируемого арифметического устройства, информационные выходы регистров первого и второго операндов соединены соответственно с первым и вторым входами блока элементов ИЛИ, выход результата сумматора соединен с информационным входом регистра результата и первым информационным входом блока сравнения, выход которого является выходомЗаказ 7080/46 Тираж. 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Рауйская наб., д . 4/5 Производственно-полиграфическое предприятиег. ужгород, ул. Проектная, 4 неисправности контролируемого арифметического устройства, информационный выход регистра результата является информационным выходом контролируемого арифметического устройства,.5 информационные выходырегистров первого и второго операндов соединены соответственно с первым и вторым входами блока элементов И-НЕ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия контролируемого арифметического устройства, в него введены три коммутатора, два элемента И, элемент НЕ, причем информацн" онный выход регистра первого операнда соединен с первым информационным входом первого коммутатора, выход которого соединен с входом первого операнда сумматора, информационный выход регистра второго операнда соединен с первым информационным входом ,второго коммутатора, выход которого соединен с входом второго операнда сумматора, первый информационный вход 2 третьего коммутатора является входом второго операнда контролируемого арифметического устройства, информационный выход регистра результата соединен с вторым информационным входом третьего коммутатора, выход которого соединен с информационным входом регистра второго операнда,информационный выход регистра результата соединен с вторым информационным входом первого коммутатора, выход блока элементов И-НЕ соединен свторым информационным входом второгокоммутатора, первый вход первогоэлемента И является входом синхронизации контролируемого арифметического устройства, выход первого элемента И через элемент НЕ соединен спервым входом второго элемента И,выход которого соединен с входомпереноса сумматора, вторые входы первого и 6 горого элементов И объединены иобразуют вход запуска контролируемо"го арифметического устройства, выход первого элемента И соединен свходами записи регистров первого ивторого операндов и первыми управляющими входами первого и второгокоммутаторов, выход второго элемента И соединен с входом записи регист"ра результата и вторыми управляющимивходами первого и второго коммутаторов, управляющий вход третьегокоммутатора является входом заданиярежима работы контролируемого арифметического устройства, выход блокаэлементов ИЛИ соединен с вторым информационным входом блока сравнения.