G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 1229754

Опубликовано: 07.05.1986

Авторы: Захарченко, Ланцов

МПК: G06F 7/38

Метки: арифметическое

...и сигнал 42, образуют последовательность, синхронную с одной из входных последовательностейданных. По этим сигналам задержанным соответствующим образом в мультиплексорах 31 и 32,осуществляется блокировка слагаемого, поступающего на вход сумматора с выхода мультиплексора 4, либо блокировка множителя, поступающего на вход умножителя с выхода мультиплексора 6. При этом на выходах блоков 5 и 16 элементов оказываются действующими соответственно арифметические коды нуля и единицы. С помощью сигналов модификации входов 45 и 46 обеспечивают достаточно большое разнообра - эие операции при фиксированной статической настройке. Формирование необходимых задержек выходных сигналов мультиплексоров 30 и 31 осуществляется с помощью соответственно...

Номер патента: 1238058

Опубликовано: 15.06.1986

Авторы: Берестова, Кондратьев, Мордачева, Самарский

МПК: G06F 11/10, G06F 7/38

Метки: контролем, сдвига

...на схеме 13 сравнения вырабатывается сигнал сбоя, по которому установится триггер 14.Параллельно-последовательные сдвиги используются для выполнения сдвига данных на любое число разрядов от О до 63. Эта операция используется преимущественно для выполнения логических и арифметических сдвигов.Сдвиги на произвольное число разрядов выполняются за один или два микрокомандных цикла, в первом из которых выполняется тетрадный и один (ни одного) однократный сдвиги, а во втором цикле выполняются два однократных сдвига. Количество циклов и действия в них определяются путем ветвления в микропрограмме по двум младшим разрядам кода сдвига. Если задан режим сдвига на входе 5 устройства, то производится однократный сдвиг данных в регистре 2....

Номер патента: 1239710

Опубликовано: 23.06.1986

Авторы: Власов, Власова, Краснова, Фотин

МПК: G06F 7/38

Метки: арифметическое

...поступающего по входу 37, исдвигов кодов вправо на один разряд.Выполнение сдвигов кодов на один . разряд вправо осуществляется за два ,временных такта. По первому такту код из триггеров .1 пересылается со сдвигом на один разряд вправо в триггеры 2. Для выполнения этого на вход 31 подается импульс, По второму такту код числа, хранящийся в триггерах 2, пересылается в триггеры 1. Для выполнения этого на вход 29 подаетсяимпульс. Сдвиг кода в триггерах 3 и 4 осу-. 0 ществляется аналогичным образом. Отличие состоит только в том, что пересылка кода в триггеры 4 выполняется без сдвига, а пересылка кода в триггеры 3 выполняется со сдвигом на один разряд вправо. Для выполнения этого импульсы последовательно подаются на входы 34 и 33,При...

Номер патента: 1241229

Опубликовано: 30.06.1986

Авторы: Кургаев, Цатрян

МПК: G06F 7/38

Метки: вычисления, функции

...из сумм: 1 од(х) од(х+с) , хО ( 1) 1 о 8 ход(х+1 с), х0 и х1,-2,41229 4который устанавливает триггер 22, внулевое состояние и останавливаетработу генератора 23. Этот сигналподается также на тактирующий входсумматора-вычитателя 8. При этомв сумматоре-вычитателе 8 вычитаетсясумма(1 одГ(х)+О. Затем в преобразователе 9 вычисляется значение экспоненты и результат передается О на выход устройства.Если аргумент х2, то Г (х) вычисляется следуюшим образом: Г=(х(х хГ(х 1=5 - ЕР 1 О (-) ".1 О ХРО Г(ХВ этом случае начальный процессаналогичен процессу, когда аргументположительное целое число, до техпор, пака в сумматоре 2 не останется20 значение (1,2). При этом дешифратор33 Формирует управляющий сигнал,который останавливает работу генератора 23 и...

Номер патента: 1241230

Опубликовано: 30.06.1986

Авторы: Моисеев, Потоцкий

МПК: G06F 7/38

Метки: арифметическое, точкой, фиксированной

...на второй (Р 2(4/34 регистр 2, а разряды (32/63) второго операнда записываются на четвертый (Р 4(0/31 регистр 4. Кроме того, разряды(60/63) второго операнда, которые являются кодом знака десятичного числа, поступают на дешифратор 20 знака (ДЗ), после чего происходит запись знака с дешифратора 20 знака (ДЗ) на регистр 21 знака (РЗН),Далее информация с второго Р 2(0/34 регистра 2 поступает на выход коммутатора 18, а затемна выход блока 8. В конце первого такта информация с блока 8 записывается на шестой (Рб) (О/31 регистр б, аинформация с четвертого (Р 4(0/31регистра 4 заносится на седьмой(Р 7(0/31 регистр 7. Один разрядчетвертого (Р 4(27 регистра 4, который представляет собой младший битмладшей десятичной цифры и...

Номер патента: 1243117

Опубликовано: 07.07.1986

Авторы: Осипов, Сподарцев, Шафионецкая

МПК: G06F 7/38, H03K 5/156

Метки: выделения, вычитания, импульсов, последовательности

...б (эпюра)сигнал, соответствующий местоположению первого тактового импульса в последовательности импульсов, на Р-входе Р-триггера 1 - уровень, противоположный уровню на его прямом выходе,.Первый тактовый импульс своим задним фронтом переписывает уровень с Р-входа Р-триггера 1 на его прямой выход, на первом входе элемента И-НЕ 4 устанавливается запрещающий уровень, на шине 6 снимается сигнал, соответствующий местоположению первого тактового импульса в последовательности импульсов, на Р-входе Р-триггера 1. уровень изменился на противоположный и на первом входе элемента И-НЕ 5 устанавливается разрешение на прохождение тактовых импульсов на вход счетчика 2, Второй тактовый импульс проходит на шину 11 (эпюра С) и переключает счетчик 2, с...

Номер патента: 1244660

Опубликовано: 15.07.1986

Авторы: Кручинин, Моисеев, Тузова

МПК: G06F 7/38

Метки: арифметическо-логическое, данных, десятичных

...выполняют все .10 возможные пересылки старших четырех разрядов 7 1. 1 и младших четырех разрядов 71,2 байта, сформированного на коммутаторе 56.Корректирующие сумматоры 6 1 и 62 15 при наличии микроприказа 34.8.7 "ДСЛ" выполняют сложение информации с вьмодов соответственно коммутаторов 57 и 58 с кодом "0110, ", а при отсутствии этого микроприказа не изменяют . 20 данную информацию.Сумматоры 63 и 64 производят преобразование соответственно старших четырех разрядов и младших четырех разрядов байтов с выходов корректи рующих сумматоров 61 и 62 (первый операнд) и коммутаторов 59 и 60 (второй операнд) под управлением микроприказов 34.8.8, задающих выполняемую функцию. Перенос с выхода сумма- ЗО тора 64 поступает на соответствующий...

Номер патента: 1246088

Опубликовано: 23.07.1986

Авторы: Алтунова, Стриженов

МПК: G06F 7/38

Метки: величине, выбора, двоичного, среднего, числа

...от выходного элемента ИЛИ 12.Таким образом, определяется канал по которому поступает код среднего двоичного числа, В примере 2 таблицы таким каналом является второй. Положительное число, поступающее по третьему каналу, еще по знаку оценивается как наибольшее, а из двух отрицательных число с большим модулем, поступающее по первому каналу, принимается за наименьшее.В примере 3 таблицы на вход устройства. поступают два положительныхФ и одно отрицательное число в комбинации знакового разряда 010. Отрицательное число, поступающее по второму каналу, уже по знаку оценивается как наименьшее, и второй канал отключается от выходного элемента ИЛИ Из двух оставшихся положительных чисел большее по модулю число, поступающее по первому каналу,...

Номер патента: 1257636

Опубликовано: 15.09.1986

Авторы: Велюго, Лопато, Подгорнов, Шостак, Шпаков, Шумейко

МПК: G06F 7/38

Метки: информации, сдвига

...3 и 6 блоков 1 коммутации может быть реализован на одном четырехвходовом мультиплексоре,На фиг. 4 изображена диаграммапоясняющая порядок коммутации сигналов третьими коммутаторами 4 блоковкоммутации при выполнении в устройстве циклического сдвига информациивлево, Цифрами 1 - 19 внутри диаграммы обозначены номера выходов (разрядов) вторых коммутаторов 3 и 6 соответствующих блоков коммутации, ацифрами 1 - 16 под диаграммой обозначены нокера выходов (разрядов)третьих коммутаторов 4 блоков коммутации, На управляющие входы третьихкоммутаторов 4 всех блоков коммутации подаются два младших разряда 6 разрядного двоичного кода, поступающего на вход 8 количества сдвиговустройства, и ани осуществляют сдвигинформации на О, 1, 2 и 3...

Номер патента: 1259247

Опубликовано: 23.09.1986

Авторы: Аристов, Можчиль

МПК: G06F 7/38

Метки: арифметико-логическое, многофункциональное

...переносаустройства и с инверсными выходамивторого и первого элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов, инверсные выходы третьих элементов ИЛИ которых являются соответствующими разрядами выхода результата устройстваи соединены с соответствующими входами первого элемента И, выход которогосоединен с первым входом первого элемента ИЛИ, прямой выход которого является выходом результата сравненияустройства, выходы сигнала образова-"ния переноса и переноса которого соединены соответственно с первым и вторым выходами блока ускорения перено 7 125 са, инверсные выходы вторых элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов соединены с соответствующими входами второго...

Номер патента: 1259248

Опубликовано: 23.09.1986

Авторы: Борисова, Моисеев, Наумова

МПК: G06F 7/38

Метки: арифметическое, плавающей, точкой

...соединен с выходом второгоэлемента И к с первым входом второгоэлемента ИЛИ, четвертый управляющийвход коммутатора соединен с вторымивходами первого и второго элементовИЛИ и с выходом третьего элемента И,первый вход которого подключен квыходу первого элемента НЕ и к первым входам первого и второго элементов И, второй вход третьего элемента И подключен к выходу второгоэлемента НЕ и к второму входу второго элемента И, третий и четвертыйвходы третьего элемента И подключенык выходу третьего элемента НЕ и квыходу неравенства нулю четвертогошифратора соответственно, выходынеравенства нулю второго и третьего32 12 9248 бб б шифраторов соединены с входом второго элемента НЕ, вторым входом первого элемента И и с входом третьегоэлемента НЕ, с...

Номер патента: 1265759

Опубликовано: 23.10.1986

Автор: Гаврилов

МПК: G06F 7/38

Метки: вычисления, полиномиальных, функций

...является нахождение аналитической зависимости между значениями функции у и аргумента х, заданными в табличной форме. Заданы по М значений функции и аргумента, Промежуточными результатами вычислений по методу наименьших квадратов являются полиномиальные функции117.х;,Ех. х ; ,Еу; ЕУ куу у,х входящие в систему уравнений Формула изобретения 30 35 40 45 50 55 х,3 1х1 а,+а х ++а,Ех, =Еу,;а,Хх, + ах, а х", =Еу;11-1 йа 7 х + а , х а х,.=су; Требуется получить значения Б функций : х,и Б функций Л: у хУстройство работает слеДующим образом.В регистрах 25 и,26 записаны соответственно значения М и И, в элементах 1 памяти - значения у , в элементах 4 памяти - "1", в элементы 6 памяти - значения х;. Перед началом счета обнуляются счетчики 22 и 23. На...

Номер патента: 1273916

Опубликовано: 30.11.1986

Авторы: Имнаишвили, Цирамуа

МПК: G06F 7/38

Метки: логический, модуль, управляемый

...структуры и функции, обладающим способностью путем определеннсй коммутациипервых, вторых, третьих и четвертых 55информационных входов 12-27 всехразрядов, первого 9, второго 1 О и7третьего 11 входов и первых 1, 3, 5.,1273 водится коюутация первых и вторыхинформационных входов следующим образом: 12-13, 16-17, 20-21 и 24-25,Сигналом Ч 1 на вход сброса регистра9 группа триггеров 28 устанавливается на нуль, Операнд х = х,х,х,х, поразрядно подается на группы первыхи вторых информационных входов всехразрядов управляемого логического регистра и сигналом ЧЗ на установочный Овход 11 заносится в триггеры 28. Операнд у = у у, у, ч, также подается нагруппы первых и вторых информационных входов и повторно подается сигнал УЗ, В результате в...

Номер патента: 1275426

Опубликовано: 07.12.1986

Авторы: Аверьянов, Верига, Овсянников, Яловега

МПК: G06F 7/38

Метки: арифметико-логическое, встроенной, диагностикой

...диагностический тест для проверки любой схемы должен содержать максимально 2 диагностических последовательностей, где и - количество входов схемы, Для полной проверки арифметико-логического элемента, приведенного на фиг,1, необходимо задать 2 = 8 диагностических последовательностей для каждой арифметической операции, так как элемент имеет три информационных входа для приема двух одноразрядных операндов и переноса из предыдущего разряда и й2 = 4 диагностические последовательности для каждой логической опера ции, так как значение переноса для них безразлично, Элемент также имеет пять управляющих входов, которые позволяют задать 16 арифметических и 16 логических операций, Следовательно, 20 необходимо задать 16 х 8+16 х 4=192...

Номер патента: 1275427

Опубликовано: 07.12.1986

Автор: Романов

МПК: G06F 7/38

Метки: вычисления, минимального, покрытия

...первого регистра 9, на вход синхронизации третьего регистра 9 15 тактовые импульсы могут поступить только при наличии единичного сигнала в последнем разряде второго регистра 9 (также крайнем справа) и т,д,- сдвиг в К-м регистре 9 разрешен 20 (Е"1)-м элементом И первой группы 13 только при наличии единичного сигнала в старшем разряде (1 с)-го регистра 9. При перемещении единицы в 1-й разряд 1-го регистра 9 единичные 25 значения одновременно устанавливаются в (1+1)-м разряде (1-1)-го регистра 9, (1+2)-м разряде (1-2)-го регистра 9 и т.д наконец в (1+1-1)-м разряде первого регистра 9,т,е, сдвину-ЗО тал единицараспространяется вправо ивверх по диагонали матрицы, что обеспечивается межрегистровыми соединениями с применением И элементов...

Номер патента: 1280611

Опубликовано: 30.12.1986

Авторы: Брусницина, Мельникова, Мильто, Пугачев

МПК: G06F 7/38

Метки: вычислительное

...ь .,в обратном коде, нрезультат записывается в регистр 5,За третий машинный такт с выходарегистра 5 результат через сдвигатель 13 подается на один вход сумматора 12, а на его другой вход с регистра 1 через коммутатор 18 подается с. С вьгхода сумматора 12 полученное значение записывается в регистр 5 для считывания на выход устройства.Операция умножения двух чисел(фиг, 9) производится за один машинный такт следующим образом,На регистры 1 и 2 предварительнозаписываются сомножители. Число свыхода регистра 1 поступает черезкоммутатор 18 на один вход умножителя 10, а на его другой вход поступает число с регистра 2, С выхода умножителя результат записывается в регистр 3 и далее в регистр 5 для считывания на выход устройства,Операция сложения...

Номер патента: 1283749

Опубликовано: 15.01.1987

Авторы: Кострова, Чихирев

МПК: G06F 7/38

Метки: двоичного, кода, разрядного, уплотнения

...форми - руется признак четности числа, полученного в результате восстановления. Сигналы с выходов блоков 14 и 5 суммируются по модулю два в сумматоре 7, Результат суммирования сравнивается с признаком чс"ности, формируемым на выходе блока 13 определения четности, При совпадении признаков на выходе элемента 20 ИСК.7 ГЧАЩЕЕ ИЛИ-НЕ формируется первый единичный сигнал, свидетельствующий о правильности выполнения операции восстановления,Наряду с этим сигнал признака четности с выхода блока 15 определения четности суммируется в сумматоре 18 по модулю два с сигналом признака четности кода числа, содержащимся во вспомогательном регистре после операции восстановления (оставшаяся часть исходного числа), формируемым на выходе блока 6 определения...

Номер патента: 1287144

Опубликовано: 30.01.1987

Авторы: Костинский, Орлова, Подгорнов, Чистякова, Шугаев

МПК: G06F 7/38

Метки: арифметическое

...модифицируется счетчик 8. После сдвига 40анализируется новый старший разрядрегистра 1. Если он не равен нулю,элемент И-ИЛИ 12 блокируется элементом ИЛИ-НЕ 10 и на регистр 1 и счетчик 8 прекращается подача синхроимпульсов. При этом в регистре 1 сформирована нормализованная мантиссамножителя.Одновременно осуществляется нормализация мантиссы множимого, толькосдвигом управляет элемент ИЛИ-НЕ 11,анализирующий старший разряд регистра 2, Режим сдвига дпя регистра 2задают элементы ИЛИ 45 и 47, ЭлементИЛИ-НЕ 11 вместе с триггером 38 управляют стробированием регистра 2 исчетчика 7 через элемент И-ИЛИ 13.Вместе со сдвигом регистра 2 на одинразряд влево модифицируется на "-1 44 6Гчечик 7 мОжина о, Сдви множи(о о осуестБ 1(яетс 5 да тех Ор, 11 окя...

Номер патента: 1287145

Опубликовано: 30.01.1987

Автор: Монашкин

МПК: G06F 7/38

Метки: вычислительная, ячейка

...ячейки,Для получения действительного произведения сомножителей, представленных в дополнительных кодах, необходимо знаковый разряд множителя перемножать на каждый разряд множимого,представленного в прямом коде. Вэтом заключается коррекция псевдопроизведения в устройстве,Коррекция псевдопроизведения начинается с момента установки триггера 16 знака первой ячейки, С этогомомента знаковый разряд множителя,который как и предыдущие его разрядыпоступает на элемент 27 задержки, умножается последовательно на преобразованное в прямой код множимое,Последовательное преобразованиекода множимого, начиная с младшегоразряда, обусловлено последовательнымраспространением знака множителя(начиная с и-го такта работы устройства) с помощью триггера 16...

Номер патента: 1287146

Опубликовано: 30.01.1987

Авторы: Веремко, Салий, Шнеер

МПК: G06F 7/38

Метки: данных

...и записывается в регистр 6. 30Порядок операнда, содержащийся врегистре 7, является порядком резуль.та.та,46 бтьем выходах преобразователя 51 множителя вырабатываются сигналы в видекодов управления функциями в соответствии с табл. 3. На первый и второйвходы коммутатора 55 соответственнопоступают однократная и двухкратнаямантисса множимого. На первый и второй входы элемента 56 поступает соответственно четырехкратная и восьмикратная мантисса множимого,Произведение множимого на тетрадумножителя формируется на выходе элемента 5 и через второй вход коммутатора 2, второй вход блока 4, сдвигатель 10 записывается в регистр 6.В этом же такте производится сдвигна тетраду в сторону младших разрядовмантиссы множителя, содержащийся врегистре 11...

Номер патента: 1287181

Опубликовано: 30.01.1987

Авторы: Белов, Шлейфштейн

МПК: G06F 17/18, G06F 7/38

Метки: усреднения

...через элемент 7 задержки искажаются, переходя в положительную область представления. Так, в рассматриваемом примере коды чисел -88 и -28, равные соответственно 10101000 и 1.1100100, на выходе элемента 7 задержки принимают вид 0.0101010 и 0,0111001. Восстановление формы (для рассматриваемого примера эти коды должны быть соответственно равны 1,1101010 и 1. 1111001) осуществляется в устройстве с помощью триггеров 2 и 4, элемента И 3, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и сигнала (и)-го разряда Я , снимаемого с первогорвыхода распределителя 17 импульсовС выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 переменная Х. поступает на од 1норазрядный сумматор 9, связанный с регистром 10 сдвига, на которых осуществляется накопление частных значений суммы переменных...

Номер патента: 1290298

Опубликовано: 15.02.1987

Авторы: Быков, Гусаков, Корягин

МПК: G06F 7/38, G06F 7/50

Метки: арифметическое

...На выходах 14 получим разность двух чисел, а на выходе 18 - сигнал выходного переноса.Таким образом, результат операции не зависит от вариации поступления чисел на входы А и В, знаки чисел и их величины анализируются самим устройством, операции сложения и вычитания выполняются без применения дополнительного кода. В каждой операции вместе с результатом сложения или вычитания выдается результат сравнения чисел по модулюаУстройство, представленное на фиг.З, осуществляет выдачу прямого12902кода суммы или разности в нечетныхразрядах выхода и инверсного кода вчетных разрядах. формула изобретенияАрифметическое устройство, содержащее узел формирования суммы и разности, узел формирования переноса и первую группу сумматоров по модулю два, причем...

Номер патента: 1290299

Опубликовано: 15.02.1987

Авторы: Ваврук, Мельник, Цмоць

МПК: G06F 7/38

Метки: арифметическое

...вход 19 устройства, причем младший разряд второго полуслова поступает на вход первого разряда этого информационного входа. На второй информационный вход 18 устройства поступает ноль. На выходе эле 1290299мента И устанавливается единица, которая поступает на вход триггера 2первого вычислительного блока 1. Потенциал с входа 20 извлечения квадратного корня поступает на установочные входы в единицу третьего, четвертого, , (1+ 2)-го разрядов вторых регистров 4 соответственно первого 1 , второго 1 1-го вычисли Утельного блока и устанавливает дан Оные разряды регистров 4 в единицу.По первому тактовому импульсу втриггер 2 первого вычислительногоблока, записывается единица, а в первый, второй, третий регистры 3, 4 и 155 этого...

Номер патента: 1291962

Опубликовано: 23.02.1987

Авторы: Аврукин, Кондратьев, Яковлев

МПК: G06F 7/38

Метки: информации, сдвига

...единице, тапо СИ 1 на блоке 1 сдвига сдвиг в дополнительном коде, задаваемый кодом, в котором ЯТ 2 = О, заменился 20бы сдвигом арифметическим при единичном выходе ЯТ 2 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11. Это связано с тем,чтопри подаче на вход кода сдвига блока 1 сдвига всех единиц при сдвигев дополнительном коде на его выходебудут все единицы, и окажется потерянной информация о старшем илимладшем байтах сдвигаемой информации.При замене при первом сдвиге гипа 30сдвига в дополнительном коде на типсдвига арифметический эта информация сохраняется указанным способом.Поскольку кад на входе 12 старшихразрядов кода сдвига устройства не 35равен 111, то происходит передачакода типа сдвига без преобразованияс входа 14 устройства на вход...

Номер патента: 1291963

Опубликовано: 23.02.1987

Авторы: Безмен, Ментюк, Остроглазов, Семашко

МПК: G06F 7/38

Метки: многофункциональное

...И, выход четвертого элемента НЕ соединен с четвертыми входами четвертого, шестого, восьмого, десятого,двенадцатого, четырнадцатого, шестнадцатого и восемнадцатого элементов И, четвертый информационный вход устройства соединен с четвертыми входами пятого, седьмого, девятого, одиннадцатого, тринадцатого, пятнадцатого, семнадцатого и девятнадцатого элементов И, выходы пятого и шестого элементов НЕ соединены с первым и вторым входами двадцатого элемента И соответственно, выход четвертого элемента И соединен с первым входом первого элемента И первого коммутатора, выход пятогоэлемента И соединен с первыми входами первых элементов И второго, третьего и четвертого коммутаторов, выход шестого элемента И соединен спервыми входами вторых...

Номер патента: 1291964

Опубликовано: 23.02.1987

Авторы: Каграманов, Маркаров

МПК: G06F 7/38

Метки: сдвига

...равное "1", код числа примет вид " 1, 111 ХХХХХ".При этом на выходе 25 сформируется сигнал переполнения (ошибочной ситуации), так как выдвинутый разряд не совпадает со знаковым.Рассмотрим работу устройства в режиме поиска левого значащего бита "0" или "1". На входах 20,22 и 23 устанавливается потенциал логичес" кой " 1", на входах 19 и 2 1 устанавливается потенциал логического "0", С входа 24 через элемент 15 запрета поступают импульсы на счетный вход счетчика 5, увеличивающие его содержимое до возникновения на выходе элемента ИЛИ 14 единичного потенциала, который блокирует прохождение тактовых импульсов через элемент 15 запрета. В счетчике 4 фиксируется код, определяющий положение левого значения битаформула изобретенияУстройство...

Номер патента: 1292009

Опубликовано: 23.02.1987

Авторы: Городулин, Кушнерев, Ряженов

МПК: G06F 17/18, G06F 7/38

Метки: многоканальное, усредняющее

...аналогично), В момент равенства Б=Б , =1 компаратор 10 формирует последовательность прямоугольных импульсов а 1-;, связанную с30 мгновенными значениями преобразуемого напряжения Б зависимостью=И (1:)Х 1В процессе формирования интерва лов времени 11", абсолютное значениепреобразуемого напряжения превосходитабсолютное значение ступенчато нарастающих напряжений. Сформированные,компаратором О импульсы поступа ют на третий вход элемента И 11,Так как в это время на всех входахэлемента И 1 присутствуют сигналы логической 1 , с его выхода на11 1н х од счетчика 1 2 поступают пачки 45 импульсов длительностью О, , Числоимпульсов , поступивших н а счетчикш, =Г У 1; =1 с, Б(Г),гце Г - частота следования импуль 50 сов генератора 1.После каждого...

Номер патента: 1293727

Опубликовано: 28.02.1987

Авторы: Раш, Черкасская

МПК: G06F 7/38

Метки: вычислительное, многофункциональное

...на третьих выходах соответствующих ячеек 1.Во втором такте первая цифра корня г с второго выхода ячейки 2 первой строки записывается в первый триггер 7 первой пары третьего столбца косоугольной матрицы 7.3, , а с третьих выходов соответствующих ячеек 1 матрицы и триггеров 7 первой строки второй косоугольной матрицы 7,2 переписываются цифры первого подкоренного выражения в триггеры ячеек второй строки. В вычислительном процессе принимают участие ячейка 2 и три первые ячейки 1 второй строкиОстальные ячейки 1 единичным сигналом с второго выхода ячейки 3 настроены на повторение.исходной информации.К сдвинутому остатку справа присоединяются две следующие цифры подкоренного выражения. Сформированный таким образом код суммируется с другим...

Номер патента: 1298739

Опубликовано: 23.03.1987

Авторы: Заблоцкий, Самусев, Спасский, Яскульдович

МПК: G06F 7/38

Метки: операндов, сдвига

...операнда.55 3 12987Рассмотрим более подробно работуустройства при каждом типе сдвига навеличину, не равную нулю, т.е. прикодах на входе 15, отличных от нулевого. При любом типе сдвига в узле 1осуществляются односторонние сдвигивправо кода, установленного на входе 14, с вдвиганием в освобождаемыеразряды битов кода, установленногона входе 13. При сдвиге вправо логическом (ПЛ) на выходах 10 и 11 устанавливается код 11. Следовательно,на входе 13 сформируется нулевой код,Код с входа .15 транзитом передаетсяна вход 16 узла 1, так как на выходе 1512 установлен логический ноль. Кодсо входа 7 транзитом передается навход 14, так как на выходе 9 установлена логическая единица. В узле 1осуществляется сдвиг кода, установленного на входе 14, вправо...

Номер патента: 1304016

Опубликовано: 15.04.1987

Авторы: Бессарабов, Чистяков

МПК: G06F 7/38

Метки: кратного, наименьшего, общего, чисел

...формируя на информационном выходе делителя 2-1 выходной импульс. Нулевой уроИЛИ 18, И 23 и 16, а также на прямомвыходе триггера 19. На выходе генератора 1 - тактовые импульсы. На остальных выходах - единичные уровни.Делители 2 частоты блокируются нулевым состоянием триггера 3 и нулевыми кодами чисел на установочныхвходах 12. Перед началом работы наустановочные входы 12 необходимо занести коды чисел, отличные от нулевых, наименьшее общее кратное которых необходимо, определить. Поступившие коды чисел, отличные от нулевых,на входах 12 производят в делителях2 частоты внутреннюю разблокировку. При этом хотя бы на одном выходе" элемента И 23 каждого делителя появляется единичный уровень. Единичные уровни появляются на выходе элемента...