G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Номер патента: 1672466

Опубликовано: 23.08.1991

Авторы: Романов, Туляков

МПК: G06F 7/38

Метки: задач, комбинаторных, решения

...тригге 11 11 рг в в се С гь от р,з - з нач е ния О 25 (цепи начально,:1 установки не показаны). С выхода генератора 2 поступают тато;з;,1 ;:от.льсь на тактовый вод 4 гене;.атора 3, который вырабатывает на г,иод;.х ,1 нные кодовые комбинации с не тд,ающим чп л и единицПри этапы э: н:; вк:х-д- .ждог. -го загоузо тного триггера, где 1=1,2, т и.:еннется иа "О" на прямом и соо.яетственно "О" на "1" на инверс 35 ном . : оде) в тот момент, когда начинае:ся перебор кодовых комбинаций, что ;ответствует началу счета сочетания С., С момента .1 зменения состоя" ния 1-го загрузочного триггера с его инверсного вы:ода через коммутатор 8 на второй вход элемента И поступает сигнал "1", и тактовые импульсы проходят на счетчик 1 О, Счет заканчивается при...

Номер патента: 1675903

Опубликовано: 07.09.1991

Авторы: Белинский, Калинников

МПК: G06F 17/17, G06F 17/18, G06F 7/38 ...

Метки: арифметического, скользящего, среднего

...И 10 открываются элементы И 16 и 17 для проходаусоедненных честных значений. Блок 5 усреднения (фиг. 2 предназначен для вычисления среднего Хг 1(т) в системе скользящего сглаживания сигналов по трехточечному алгоритму, Она работает следующим образом,По записанным в регистрах 1 и 2 данным с помощью сумматора 25 производится сравнение Хэ(1) и Хг+ф), Если Хг+т(т)у уХг-;,), то в соответствии с состоянием перваго выходаэлемента И 29, управляющего элементами И 30 и 31, через элементы И 30 и ИЛИ 35 значения Хг+1(т) поступают на вход А, а значения Хгьт(с) через элементы И 33 и ИЛИ 36 - на вход В второго сумматора 26, При Хг;+1(т)Хгьт(1) - наоборот: Хгьф) через элементы И 31 и ИЛИ 35 поступает на вход А, а Хг+тй) через элементы И 32 и ИЛИ...

Номер патента: 1683028

Опубликовано: 07.10.1991

Авторы: Богословская, Голенкова, Козлов, Мирошкин, Пинигин, Смертин

МПК: G06F 7/38

Метки: задач, краевых, нелинейных, решения

...15 различаются не только количеством адресуемых операндов, одновременно участвующих в операции, но и видом самих операций. Операнды, участвующие в операциях, могут быть как скалярными, так и векторными величинами, Скалярные величины могут быть представлены в виде одиночных 32-х или 64-х разрядных слов, размещаемых в ячейках блока 19 памяти. Векторные величины представляют в виде совокупности 32-х или 64-х разрядных слов, размещаемых в последовательных ячейках блоков 19 на целочисленных границах слов. Размерность векторной величины может быть до Й слов,В системе команд по выходам-входам , 15 предусмотрено четыре формата команд, первый и второй форматы из которых используются для выполнения операций над двумя скалярными...

Номер патента: 1693599

Опубликовано: 23.11.1991

Авторы: Волощук, Дрозд, Лацин, Полин, Шипита

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...а два.младших разряда принимают значение "Лог, 0", Поэтому, начиная с 33-го такта (в общем случае - с такта 2" +1), в первый 30 и второй 11и+1регистры будет по очереди заноситься код с модуля с выхода буферного регистра 14, сдвинутый на два разряда в сторону старших разрядов.В 33-м такте первый триггер 9 переходит в нулевое состояние, и начинается второй этап цикла самоконтроля, на которомпятый 12, шестой 13 и первый 22 коммутаторы, первый 16, второй 17 и третий 18 сумматоры и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20 функционируют, как в режиме "Работа",В цикле самоконтроля в качестве большей составляющей выступает максимальное число (2"-1), а в качестве меньшей составляющей - код, получаемый на выходах вычитающего счетчика,Таким образом,...

Номер патента: 1695292

Опубликовано: 30.11.1991

Авторы: Касаева, Цирамуа

МПК: G06F 7/38

Метки: арифметический, модуль, управляемый

...триггера 1 с инверсного выхода через элементы И 13 и ИЛИ 17 переписывается в дополнительный триггер 2. В результате в дополнительном триггере 2 (выход 39) уста навливается логическое произведение,Последовательность выполнения функции поразрядной дизъюнкции аналогична предыдущему, но вместо сигнала Чэ (вход 28) следует подать сигнал Ч 9 (вход 29).35 Функция поразрядной дизъюнкции реализуется также при подаче управляющих сигналов Ч 1(вход 21) и Чб(вход 26). Прямые коды Х и У подаются нэ первый 31 и четвертый 34 информационные входы и через 40 элементы ИЗ, ИЛИ 14, И 11 и ИЛИ 16 напрямые входы основного 1 и дополнительного 2 триггеров. В результате в основном триггере 1 получается сумма Х 4 Хь а в дополнительном триггере 2-У /У, 45 где Х...

Номер патента: 1697088

Опубликовано: 07.12.1991

Автор: Елманов

МПК: G06F 17/18, G06F 7/38

Метки: вычисления, скользящего, среднего

...деления на 55 константу КОД текущего скользящего среднего Я; = - Я с выхода блока 8 деления поступает на вход блока 2 сдвиговых реги- стрОБ и вход вычитаемого блока 5 вычитания, на вход уменыаемого которогопоступает значение величины Я-н с М-го выхода блока 2 сдвиговых регистров. Код величины Я 1 - Я 1-м с выхода блока 5 вычитания поступает на вход блока 9 определения модуля, значение Ь = (% -31-и) с 5 выхода которого поступает на информационный вход блока 3 сдвиговых регистров и первый вход элемента 12.1 сравнения. Параллельно коды величин %-п. и Ящс ( )-Гои ( + Й )-Го выходов блока 2 сдвиговых регистров поступают на соответствующие входы коммутатора 10 и элемента 11 сравнения, выход которого соединен с управляющим 15 входом...

Номер патента: 1705819

Опубликовано: 15.01.1992

Авторы: Аврукин, Белкин, Переверзева, Шумейко

МПК: G06F 7/38

Метки: переполнения, признака, формирования

...8 устройства для 8-байтного информационного потока, Таблица эквивалентна формуле(1) при п =8. Выходные сигналы схемы сравнения 1 поступают на второй информационный вход коммутатора 2, на первый управляющий вход которого поступают с входа 12 устройства сигналы М 1, М 2, МЗ. На блокирующий вход коммутатора 2 с входа 10 устройства поступает признак нуля исходного числа, обозначенный через. = О, если число нулевое), В УУЦП вырабатываются для определения переполнения при тетрадных сдвигах следующие значения управляющих сигналов: М 1=1, М 2=0, МЗ=О., Тогда, согласно формуле (2) на выходе коммутатора 2 появится сигнал Я. значение которого описывается следующим выражением:5=2Выход Я коммутатора 2 поступает на вход установки в единицу...

Номер патента: 1714585

Опубликовано: 23.02.1992

Авторы: Антонов, Кравченко, Кузнецов, Чупин

МПК: G06F 7/38

Метки: блок, операционный, универсальный

...вход которого соединен с инверсным выходом счетного триггера 6, младшего разряда и вторым коммутационным входом 16 операционного блока, третий вход дополнительного трехвходового элементы И 13 соединен с третьим коммутационным .входом 17 операционного блока, выход дополнительного трехвходового элемента И 13 . и третий вход .схемы 12 переноса младшего раряда соединены с четвертым 18 и пятым 19 коммутационными входами операционного блока соответственно.Операционный блок работает следующим образом.Для выполнения функций суммирования, сдвига влево и сдвига вправо необходимо выход 14 переноса операцион ного блока соединить с третьим коммутационным входом 17 операционного блока, четвертый 18 и пятый 19 коммутационные входы соединить между...

Номер патента: 1725216

Опубликовано: 07.04.1992

Автор: Волковыский

МПК: G06F 7/38

Метки: арифметическое, микропрограммным, управлением

...переносов 5 в качестве составной части адреса следующей МК, Адресуемые МК прибавляют или вычитают записанный в поле константы код коррекции к предварительному результату сложения десятичных чисел, Так, при обра ботке 4-разрядных десятичных чисел возможны 16 различных значений кода коррекции, записанных в МК с адресами А.ОООО, А.0001, , А.1110, А.1111, где А - старшая часть адреса, младшие биты кото рого задаются значениями переносов. Значения кодов коррекции для кода 8421 приведены в таблице,Рассмотрим пример сложения чисел 3458 и 4089, выполняемого в три микроко манды;1. Прибавление кода 6666к первому 25 слагаемо- му типлексор (М 1) 6 кода условия, четыре (в общем случае и/4) 4-разрядных двоичных арифметико-логических блока 8 - 11,...

Номер патента: 1742813

Опубликовано: 23.06.1992

Автор: Телековец

МПК: G06F 7/38

Метки: данных

...выходного коммута 0 тора и с входом задания режима второгорегистра сдвига,На фиг.1 приведена структурная схемаАУ; на фиг,2 - функциональная схема дешифратора команд; на фиг,З - временные5 диаграммы работы устройства.Устройство для обработки данных содержит входные шины 1 и 2 первого и второго операндов, входной коммутатор 3,регистры 4 и 5 первого и второго операндов,коммутатор 6 операндов, промежуточныйрегистр 7, арифметико-логический блок 8, первый коммутатор 9 результата, счетчик 10, второй регистр 11 сдвига, выход 12 переноса устройства, вход 13 переноса устройства, коммутатор 14 переноса, второй коммутатор 15 результата, дешифратор 16команд, триггер 17 признака, выходы признака 18 и результата 19 устройства, выходной коммутатор...

Номер патента: 1742814

Опубликовано: 23.06.1992

Авторы: Наджар, Тарасенко, Швец

МПК: G06F 7/38

Метки: вычислительное

...5, Триггер 12 может быть выполнен на элементах И - Н Е (микросхемах К 155 ЛАЗ). В качестве элемента И может быть использована микросхема К 155 ЛИ 4.Устройство предназначено для вычисления выражений видаЬ с(дУ=Х 1 Х 2 .Хп где а С (-1,Ц;- 1,п, Выражение можнопредставить какСС 1 йсьф, ,ь При таком представлении У его вычисление сводится к сложению или вычитанию (в зависимости от значения й 3) логарифмов оцс Х и дальнейшему потенциированию полученной суммы Яп по основанию С. Блок вычисления логарифма и экспоненты 2, выполненный в виде блока памяти, используется для воспроизведения логарифмов оцуп Х и потенциирования Ял Преобразователь 3 прямого кода в дополнительный в зависимости от значения й либо преобразует код, поступающий с выхода...

Номер патента: 1751746

Опубликовано: 30.07.1992

Авторы: Дрозд, Мельничук, Полин

МПК: G06F 7/06, G06F 7/38

Метки: единиц, упорядочения

...групп входов устройствэсоответственно, выходы последних элементов ИЛИ К - 1 первых групп являются выходами Кмладших разрядов результатаустройства.На чертеке показана схема устройствадля случэя К=З, и=6.Устройство содержит элемент ИЛИ 1первой группы, элементы ИЛИ 2,1 и 2,2 второй группы, 3,1 - 3.3 третьей группь 1, 4.1 и 4,2четвертой группы и 5.1 пятой группы, элемент И 6 первой группы, элементы И 7,1 и7.2 второй группы, 8.1 - 8,3 третьей группы,9,1 и 9,2 четвертой группы и 10 пятой группы, группы входов 11 и 12 устройства.Устройство работает следующим образом,На первую 11 и вторую 12 группы входов устройства поступают соответственнодве группы из трех упорядоченных по единицам разрядов 6-разрядного операнда;1 р,2 р, Зр, и 1 р, 2 р,...

Номер патента: 1797108

Опубликовано: 23.02.1993

Автор: Волковыский

МПК: G06F 7/38

Метки: арифметическое, микропрограммным, управлением

...1 - 4, В устройство также входят регистр запоминания переносов РЗП 5 и двувходовой мультиплексор М б, разрядность которого равна числу блоков,Первые и вторые информационные входы блоков 1 - 4 и их выходы являются соответственно. первым и вторым информационными входами устройства ИВХ 1, ИВХ 2 и выходом устройства, Блоки могут выполнять двоичные операции над данными, поступающими с входов ИВХ 1, ИВХ 2 или записанными в их внутренней памяти. Выходы переносов С 2, СЗ, С 4 блоков 2, 3, 4 соединены соответственно со входами переносов блоков 1, 2, 3, Вход задания вида операции ВхЗВО соединен со входами задания операции двоичных операционных блоков группы, Адресный вход АВх и вход задания десятичной операции ВхЗДО соединены соответственно с...

Номер патента: 1815634

Опубликовано: 15.05.1993

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/06, G06F 7/38

Метки: вычисления, минимального, покрытия

...если же код с выходов шифратора 9 меньше, то происходит его перезапись в регистр 10 и соответствующего ему кода минимального(на текущий такт) покрытия в регистр 11.Если же на любом такте обнаружено полное покрытие в первом канале. то срабатывает элемент И 16 (по задержанному тактовому импульсу), и через элемент ИЛИ 19 устанавливает триггер 1 и счетчик 15 в нулевое состояние, подготавливая устройство к следующему процессу вычисления, В этом случае элемент 17 также срабатывает и за 5 10 15 20 25 30 35 40 45 50 55 писывает код минимального (в данном случае покрытие является абсолютно минимальным. так как в него входит лишь один из исходных кодов) покрытия в регистр 11, и "единицу" в регистр 10. Срабатывание регистров 10 и 11...