G06F 7/38 — способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении
Устройство для возведения в квадрат
Номер патента: 765804
Опубликовано: 23.09.1980
Автор: Журавлев
МПК: G06F 7/38
Метки: возведения, квадрат
...соединен со вторыми входами первых элементов И и ИЛИ 1, нулевой выход триггера управления подключен к второму входу второго элемента ИЛИ.На чертеже представлена блок-схе- ма предлагаемого устройства.Устройство содержит счетчики 1,2, первый 3, второй 4 и третий 5 элементы И, триггер управления б, первый 7 и второй 8 элементы ИЛИ, группу элементов И 9, вход 10, на который подается опорная частота Р ф,вход 11, на который поступает сигнал с периодом следования Т,= - , выход 12 и инверторы 13.Устройство работает следующим образом.Предварительно триггер б устанавливается в "0", а счетчик 2 - .в код 2 и " , где п - число разрядов счетчика ,При этом элемент И 5 открыт по первому входу уровнем логической единицы с выхода второго элемента...
Арифметико-логическое устройство связного процессора
Номер патента: 765808
Опубликовано: 23.09.1980
Авторы: Александрова, Королев, Осипов, Федоров
МПК: G06F 11/10, G06F 7/38
Метки: арифметико-логическое, процессора, связного
...Триггеры 13,14 и 15являются программно доступными,Устройство работает следующим образом. В первом такте происходитприем. входных операндов на регистры операндов 1 и 2 по шинам 25 и26. В случае обнаружения ошибки п 1 Ф- бОема блоК 7 выдает сигнал ошибки 29н устройство обработки прерыванийпроцессора. Этот контролв.-. производится для всех операций, выполняемых устройством, и входные операнды/ контролируются по постоянной "внутренней" четности процессора, отличающейся от четности на линии,где возможны различные типы четности. Вовтором такте над входными операндами одновременно выполняются ариФметические илогические действия ив зависимости от сигналов, поступающих по шинам 18, 22, 28, местноеустройство управления 10,...
Устройство для логарифмирования двоичных чисел
Номер патента: 767755
Опубликовано: 30.09.1980
МПК: G06F 7/38
Метки: двоичных, логарифмирования, чисел
...вторым входом третьего триггера и с третьим выходом блока управления, пер- вый вход которого соединен со вторым входом первого триггера,На чертеже представлена функциональ-ная схема предложенного устройства.Оно содержит генератор 1 импульсов, первый 2, второй 3, третий 4 регистры, первый 5; второй б, третий 7, четвер тый 8 счетчики, управляемый делитель 9, реверсивный счетчик 10, первый 11, второй 12, третий 13 элементы И, элемент 2 ИИЛИ 14, ключ 15, блок 16 управления, вхоц 17 пуска устройства. На втором этапе преобразования поддействием сигнала на выходе 21 блокауправления производится досчет содержи 35мого счетчика 8 до его переполненияимпульсами, следующими с частотойР/К,. где К - емкость счетчика 5. Обокончании второго...
Устройство параллельного сдвига
Номер патента: 767756
Опубликовано: 30.09.1980
Авторы: Заика, Калатинец, Кобылинский, Сабадаш
МПК: G06F 7/38
Метки: параллельного, сдвига
...Код числасдвигов на входах 86-88 будет 101, ана входах 84-85 узла управления код55левого циклического сдвига - 11.В первом ярусе информация с входов на его выходы передается со сдвигом на один разряд вправо через вторые схемы И первого яруса (логичес- фокая единица на управляющих 3,4-мвходах) и на выходах схем ИЛИ. 18-25получим число 11010110.Во втором ярусе информация с входов на его выходы передается без 65 сдвига через вторые схемы И второгояруса (логическая единица на управляющих 1 и 2-м выходах) и на выходахсхем ИЛИ 43-50 получим число 11010110,В третьем ярусе информация с входов на информационные выходы передается со сдвигом на четыре разрядавлево через вторые схемы И третьегояруса (логическая единица на управляющих 3,4,5-м...
Устройство для выполнения арифметических и логических операций над словами
Номер патента: 767757
Опубликовано: 30.09.1980
Авторы: Березенко, Казанцев, Калинин, Корнев, Корягин, Мамаев, Марков, Отрохов, Сокол, Суворов, Яковлев
МПК: G06F 7/38
Метки: арифметических, выполнения, логических, операций, словами
...фОф. Преобразование каждого операнда может быть различным и определяется уп равляющим кодом, поступающим иэ блока 6 управления, Все возможные виды преобразования операндов А и А представлены в таблице. ющей с регистра 4, в соответствии с которой на вход узла 10 формированияпризнака нуля поступает код, содержащийсимволы "0" во всех разрядак, не принадлежащих группе обрабатываемых битов. По этому коду узел формированияпризнака нуля вырабатывает признакнудь", если все разряды поступившегона ее вход слова содержат только символы "0", и признак "не нуль" - в противном случае. Выработанный признакнаправляется на второй выход устройства. Со вкода коммутатора 3 результат операции арифметико логического узла 1 может быть записан на регистр 4 либо...
Устройство для округления чисел
Номер патента: 769534
Опубликовано: 07.10.1980
Автор: Остриков
МПК: G06F 7/38
Метки: округления, чисел
...работающего в режимесчитывания информации, или иа базе комбинационной схемы. Колом адреса блока хранения констант 6 являются состоягпя триггера первого (младшего) разряда всех65 регистров 5.Общее число выходов, составляющие выходные шины блока храпения констант 6, определяется суммой где Р, (1=1,2 гг) - вел ц чи ц ы испол ьзуемых оснований.1(оличество выходных шин блока ранения констант 6 равно (и - 1), где гг - число используемых оснований. Первый и второй выходы блока хранения констант 6 образуют первую выходную шину блока хранения констант 6, третий, четвертый и пятый выходы - вторую выходную шину блока 6, шестой, седьмой и восьмой выходы - третью выходную шину блока 6,В блоке хранения констант 6 хранятся двоичные с.лова...
Устройство для вычисления степенной функции
Номер патента: 769535
Опубликовано: 07.10.1980
Авторы: Кириченко, Корнейчук, Сороко, Тарасенко, Торошанко
МПК: G06F 7/38
Метки: вычисления, степенной, функции
...У; й - общее количество разрядов чис. ла У; Я - основание системы счисления. Тогда функция Х представляется в ви,В блоке памяти 2 по адресу Х; (где Х, = О, 1, 2 (2" - 1), т - разрядность операнда Х) хранятся значения чисел Х)-(-д) 40Значения операндов Х по входу 1 и У по входу,18 подаются соответственно на входы блока памяти 2 и на регистр 17, По управляющему сигналу, выдаваемому бло ком управления 13 по цепи 16, из блока 2- Р - о .на регистр 3 поступает число Х;,Цикл вычисления значения функции Хд заключается в выполнении Й тактов (где Й - разрядность операнда У), каждый из 50 которых состоит из двух подтактов.В первом подтакте, которому соответствует управляющий сигнал из блока управления 13, передаваемый по выходу 14, содержимое...
Устройство для вычисления значения полинома -й степени
Номер патента: 769536
Опубликовано: 07.10.1980
МПК: G06F 7/38
Метки: вычисления, значения, полинома, степени
...цикла, которые разрешают передачу числа из элемента задержки на и тактов б последовательным кодом через, первый элемент И 7 на вход (а - 1)-го разряда регистра сдвига 13. Т. к. в исходном положении элемент задержки на и тактов б свободен, то к концу первой половины цикла регистра сдвига 2 он остается свободным.Во,второй половине первого цикла, т. е. в (и+ 1) , 2 л тактах на вторую входную шину 11 подаются и импульсов второй половины цикла, которые разрешают передачу числа, поступающего по третьей входной шине 12, через второй элемент И 8 на второй вход и-ного сумматора 14. Поскольку регистр сдвига 2 свободен, поразрядные элементы Иб заблокированы. Одновременно с подачей п,импульсов, второй половины цикла на третью входную шину 12...
Квадратор
Номер патента: 769537
Опубликовано: 07.10.1980
Автор: Примиский
МПК: G06F 7/38
Метки: квадратор
...его информационныйдпнен со счетным входом триггераразрчда двоичного счетчика и втордами элементов И.На чертеже представлена блок-схемаквадратора.769537 пз =(2 п - 1),и - 1 оставитель О. Свиридов Техред И. Заболотнов Редактор рректор С. Фа липпов каз 1289/1295 Изд.484 Тираж 772ПО Поиск Государственного комитета СССР по делам изо 113035, Москва, К, Раушская наб., д. 4/ Подписноетений и открытий Тип. Харьк. фил. пред. Патент Схема содержит вход 1 устройства, двоичный счетчик 2, элементы И 3 и сумматор 4.Квадратор работает следующим образом. 5В исходном состоянии все разрядпые триггера двоичного счетчика, кроме первого (с весовым коэффициентом 2), устанавливают в состояние О, а первый разряд. ный триггер - в состояние 1, т. е. в...
Устройство для округления числа
Номер патента: 771667
Опубликовано: 15.10.1980
МПК: G06F 7/38
Метки: округления, числа
...как в дополнительныхразрядах содержатся единицы, а на выходеэлемента И 4 единичный сигнал будет отсутствовать, так как на его вход (независимо отсостояния триггера 9) с выхода элемента И 5не поступает единичный сигнал, потому что наего инверсном входе не нулевой сигнал.По единичному сигналу с элемента И б навыходе элемента ИЛИ 8 будет сформированединичный сигнал округления, поступающий намладший разряд 1 регистра результата 1.Таким образом, в регистре результата длянашего примера полччим совокупность сигналов,опредставляющих код Х, = 0,001100. Ошибкаокругления равна сХХ, = + 0,000 000 001,Суммируя этот код с кодом следующегослагаемого получим совокупность сигналов,Гпредставляющих код Х = О, 000 010010.Для этого кода сигнал округления не...
Цифровое устройство для воспроизведения кусочно-линейных функций
Номер патента: 771671
Опубликовано: 15.10.1980
Авторы: Селезнев, Толокновский, Штейнберг
МПК: G06F 17/10, G06F 7/38
Метки: воспроизведения, кусочно-линейных, функций, цифровое
...прирашений аргумента, выходы счетчика числа участков аппроксимации подключены ко входам дешифратора, вы.ходы которого подключены ко входам шифра.тора, выходы которого соединены со вторымивходами элементов И первой группы, выходрегистра подключен ко входу счетчика прира.щений функции, выход которого подключенк управляющим входам элементов И третьейгруппы, выходы которых соединены со вторымвходом сумматора,На фиг, 1 прелставлена блок. схема предложенного устройства; на фи. 2 и 3 - графикифункций у = рх 5 1 О 1 20 25 ЗО 35 4Устройство содержит генератор 1 импульсов,ключевую схему 2, разрешающий вход 3 устройства, целитель 4 аргумента, счетчик 5 аргумен.та, элемент ИЛИ 6, счетчик 7 функции, выход8 устройства, регистр 9 приращений...
Устройство для извлечения квадратного корня
Номер патента: 773617
Опубликовано: 23.10.1980
Автор: Стасюк
МПК: G06F 7/38
Метки: извлечения, квадратного, корня
...собой разрядное иэображение неизвестного Х;Х,У - разрядные векторы, представляющие собой разрядное изображение Х и У,соответственно.чДля получения неизвестного Хпредставляем систему разрядных уравнений (1) в развернутом виде с учетом единиц переноса из младшихразрядов в старшие, при этом еслиточное значение квадратного корня25 х представлено идвоичными разрядами, то величийа 7"представленасоответственно в виде и разрядов,т.е.773617 На основании выражений (2, 3) вычислительный процесс нахождения старшечго и-го разряда вектора Х может быть представленХ = тчпоследующего (и)-го разряда в виде где знакО+ обозначает сложение помодулю два, а каждый 1-й разряд соответствен а О- Ае 1,ае 1 ем 1 гиаЦ,1 Мчастности,-4 можно записа е 2 а фХ Хи...
Арифметическое устройство
Номер патента: 773619
Опубликовано: 23.10.1980
Авторы: Дудыкевич, Максимович
МПК: G06F 7/38
Метки: арифметическое
...переносятся в счетчик 1 аналогичным образом, при этом в нем образуется сумма слагаемыХ. При н. в :.бходимости выполнения операций вычитанияреверсивный счетчик 1 открыт по вычитающей шине управления,В режиме выполнения операций умножения и деления ключи 17 или 22,в зависимости от варианта выполнения блоков 9 и 10, открыты, ключ 13закрыт, а ключ 14 открыт.При необходимости выполнения операции умножения реверсивный счетчик,1 открыт по вычитающей шине управления и в исходном состоянии в немустанавливается число У. В счетчике2 устанавливается число Х, а в регистре 3 - число й - коэффициентпересчета счетчиков 1 и 2,При поступлении на вход триггера11 команды фСтартф, открываетсяэлемент 16 запрета и импульсы с выхода тактового генератора 15,...
Число-импульсный функциональный преобразователь
Номер патента: 773620
Опубликовано: 23.10.1980
Автор: Киселев
МПК: G06F 7/38
Метки: функциональный, число-импульсный
...в О, в регистре 3 и 4 заносятся или последовательными нли параллельными кода.ми соответственно операнда а и Ь.Затем, если С, =О, то счетчики 5 иб устанавливаются в О, а если С, =1то в счетчик 5 с регистра 3 заносится операнд а, а в счетчик б с регистра 4 - операнд Ь,После этого начинается цикл вы-,числения, который производится приС 1=0 по импульсам число-импульсногокода, соответствующего прямому двоичному коду операнда С=Сп, а приС =1 - по импульсам число-импульсного кода, соответствующего дополнительному коду операнда С, т.е. поскисло-импульсному коду операнда ,, (Сд, ) 2 =1-С, где (Сщ)и 2соответственно логический и весовойкоэффициенты операнда С . Поэтому в течение цикла вычисления с входов устройства на тактовые входыумножителей 1 и...
Арифметическое устройство
Номер патента: 780004
Опубликовано: 15.11.1980
Автор: Титов
МПК: G06F 7/38
Метки: арифметическое
...дешифратора, вы ходы"группы элементов И подключенык входу блока памяти, выход третьего сумматора-вычитателя соединен с третьим выходом устройства.На чертеже представлена структурная схема предлагаемого арифметического устройства, содержащего первый вход устройства 1, первый регистр 2, первый сумматор-вычитатель 3 первый выход устройства 4, второй вход устройства 5, второй регистр б, второй сумматор-нычитатель 7, второй выход устройства 8, третий вход устройства 9, блок 10 памяти, третий сумматор-вычитатель 11, дешифратор 12, первый и второй сдвигатели 13 и 14, группу схем И 15, четвертый вход устройства 1 б, элемент НЕ 17, третий выход устройства 18.В устройстве для реализации множительно-делительной .операции используется следующий...
Квадратор
Номер патента: 780005
Опубликовано: 15.11.1980
Авторы: Дорошенко, Каххаров, Мусаев
МПК: G06F 7/38
Метки: квадратор
...соответственно при к четноми к инверсным выходам регистра осно- ф)вания с ( +1) по (и-)-е раз 2 2ряды соответственно при к нечетном,выходе элементов И групп соединеныс 1 по (и- +1)-й входы накаплива 2ющего сумматора для нечетного к и с 41 по (и" в " +1)-й входы для четного2к, первые входы элементов И-НЕ под-.ключены к входу квадратора, вторыевходы к прямым выходам регистра основания, а выходы к входам накапливающего сумматора с 1 по и-й, инфорвмационные входы регистра основанияподключены к информационным входамквадратора, а инверсный выход накапливающего сумматора является выходом квадратора. 55Схема работает следующим образом,Перед чаналом работы регистр 2 основания и накапливающий сумматор уста навливавтся в нулевое состояние. 60 Затем...
Устройство для вычисления разности квадратов двух чисел
Номер патента: 780006
Опубликовано: 15.11.1980
Авторы: Войтенков, Кальянов, Кравченко, Минц, Чинков
МПК: G06F 7/38
Метки: вычисления, двух, квадратов, разности, чисел
...вычисления разности квадратов двух чисел и-п 2 состоит в следующем.2 2В исходном состоянии в счетчике3 записано число (2 ф) где щ - чис"ло двоичных разрядов счетчика 3,а сумматор 9 и триггеры 5, 8 установлены в нуль,Необходимым условием для работыпредлагаемого устройства являетсяЖ 3 йхронность импульсов;" изкоторыхформируется число-импульсный код"возводимых в квадрат чисел (этиимпульсы могут Формироватьсяоднимгенератором импульсов).При поступлении на вход элемента ИЛИ 1 первых импульсов, соответствующих числам п и и , на его выходе Формируется только один импульс, что является следствием синхронности входных импульсных последовательностей, Импульс с выхода элемента ИЛИ 1 поступает на вход элемента 2 задержки и на вход второго...
Арифметическое устройство
Номер патента: 781808
Опубликовано: 23.11.1980
МПК: G06F 7/38
Метки: арифметическое
...рав. на 1, Число операции на сумматоре-вычитателе 3 фиксируется на счетном регистре 7 и определя. ет период разложения обратной величины числа (ПРОВ) . Когда процесс разложения обратной величи.ны числа заканчивается, содержимое счетногорегистра 7 через переключатель 14 переписыва.ется в буферный регистр 8, Таким образом в буферном регистре 8 запоминается период разложения обратной величины первого числа.В таком же порядке происходит определение периода разложения обратной величины второгочисла. Результат остается в счетном регистре 7,В режиме определения периода разложениянаименьшего общего кратного двух чиселпроисходит сравнение содержимого буферногорегистра 8 и счетного регистра 7. Если периодыразложения обратных величин чисел...
Устройство для нормализации двоичных чисел
Номер патента: 783792
Опубликовано: 30.11.1980
Авторы: Евдокимов, Крыжный, Тарчук, Тимошенко, Цыгановский
МПК: G06F 7/38
Метки: двоичных, нормализации, чисел
...формируется йразрядное число, разрядами которого у являются переносы между тетрацами сумматора.Первый перенос Формируется в тет раде сугматора, на которую поступает старший ненулевой разряд нориалиэуемого числа. При этом но всех последующих старших тетрадах сумматора формируются переносы неэависимо от нулей в соответствующих тетрадах нориалиэуеиого числа.Нули в 1 г-разрядном числе на выходе сумматора 1 соответствуют тетрадам нориализуемого числа, состоящимиэ одних нулей и находящимся передпервой значащей тетрадой нориализуемого числа.Первый дешифратор 2 в соответствии с поступающим на его входы Иразрядным числом из сумматора 1 формирует сигнал выбсрки из первогошифратора,где записаны номера тетраднормализуемого числа, начиная с...
Операционное устройство для суммирования произведений двух массивов чисел
Номер патента: 788105
Опубликовано: 15.12.1980
Авторы: Антонов, Черкасский
МПК: G06F 7/38
Метки: двух, массивов, операционное, произведений, суммирования, чисел
...происходит суммирование результатов умножения (и)-й и (и) пары операндов.На чертеже представлена функциональная схема, операционного устройства.Операционное устройство для обработки массивов чисел содержит регистр опреанда 1 числа35 Х, регистр 2 операнда числа У, первый блбк 3 умножения, блоки 4 и 5 промежуточной памяти (для эаломинания двух двоичных чисел поразрядных сумм), блоки 6 и 7 промежуточной памяти40 (для запоминания двух двоичных чисел поразрядных переносов), второй блок 8 умножения, первый регистр 9 промежуточных результатов, второй регистр О промежуточных результатов, первый сумматор 11, третий регистр 12 промежу. точных результатов, второй сумматор 13, регистр 14 результата.Работа устройства начинается с одновременно....
Квадратор
Номер патента: 788106
Опубликовано: 15.12.1980
Автор: Аршанский
МПК: G06F 7/38
Метки: квадратор
...сумматора является выходом устройства.На чертеже представлена функциональнаясхема предлагаемого квадратора.Устройство Содержит блок 1 памяти, умножитель 2, сумматор 3,Квадратор работает следующим образом.Квадратор вырабатывает квадрат М-разрядного числа Х ( 1, округленный до М разрядов,При представлении Х в виде2 м 2где Х, ( 1 и Х, ( 1 - числа, полученныесоответственно из старших и младших разрядовисходного числа, имеемХг Х. + У.м)й Х Х + 2 ХПервое слагаемое в этом выражении полу.чаем с помощью блока памяти, второе - наумножителе, третье - не. учитываем, так каконо меньше цены младшего разряда.Квадратор, содержащий блок памяти, к ад.ресному входу которого подключены старшие Составитель О. С Техред И. Астало дактор А. Долинич...
Устройство для параллельного сдвига двоичных чисел
Номер патента: 792251
Опубликовано: 30.12.1980
Авторы: Кипецкий, Смертыга, Тафель, Теслюк
МПК: G06F 7/38
Метки: двоичных, параллельного, сдвига, чисел
...для параллельного сдвига двоичных чисел содержит щ-разрядный регистр 1, дешифратор кода сдвига 2, элементы И 3-18 косо. симметричной матрицы, группу элементов ИЛИ 19-23, элементы 2 К-ИЛИ 24- 27 управляющие шины сигналов правого сдвига 28 и левого сдвига 29, шины 30 кода сдвига, входные 31 и выходные 32 шины устройства.Схема устройства изображена для случая щ = 4.Входы регистра 1 подключены ко входным шинам 31 устройства, входы дешифратора кода сдвига 2 подключены к шинам 30 кода сдвига и к управляющим шинам сигналов правого сдвига 28 и левого сдвига 29. Выходырегистра 1 соединены с первыми входами элементов И 3-18 кососимметричнойматрицы по соответствующим косымстолбцам, Вторые входы элементов И3-18 кососимметричной...
Устройство для вычисления функции
Номер патента: 796841
Опубликовано: 15.01.1981
Авторы: Корнейчук, Миргородская, Сушко, Тарасенко, Тербердеева, Торошанко
МПК: G06F 7/38
Метки: вычисления, функции
Устройство для вычисления показательнойфункции
Номер патента: 796842
Опубликовано: 15.01.1981
Авторы: Толокновский, Штейнберг
МПК: G06F 7/38
Метки: вычисления, показательнойфункции
...характер, возрастает с номером участка.Для уменьшения погрешности аппроксимации участок аппроксимации делится на четыре равных участка коррекции. На первом и втором участках коррекции блок коррекции осуществляет вычитание импульсов из поступающей последовательности на вход двоичного умножителя 10, а на третьем и четвертом участках - добавление импульсов к импульсам, поступающим на вход двоичного умножителя 10. Расчеты показывают,что коррекция,осуществляемая с помощью кусочно- линейной функции с четырьмя участками аппроксимации, обеспечивает снижение погрешности вычисления приблизительно на порядок. Поскольку управление блоком коррекции осуществляется делителем 5 длины участка аппроксимации, тф блок коррекции обеспечивает...
Устройство для возведения в квадратчисло-импульсных кодов
Номер патента: 796843
Опубликовано: 15.01.1981
Авторы: Грудинина, Климович, Стеклова
МПК: G06F 7/38
Метки: возведения, квадратчисло-импульсных, кодов
...1 п-разрядного счетчика 2. После первого импульса и-разрядный счетчик 1 устанавливается в исходное состояние, а в п-разрядный счетчик 2 записывается квадрат единицы. После второго импульса в и- разрядный счетчик 1 записывается единица, а в п-разрядный счетчик 2 добавляется единица, в результате в нем записано число два. Задержанный 30 импульс с третьего выхода линии зацержки 3 поступает на вторые входы элементов И 5 группы. Информация с выхода первого триггера и-разрядного счетчика 1 переписывается во второй 35 разряд )п-разрядного счетчика 2 результата, Второй разряд 1 п-разрядного счетчика 2 устанавливается в исходное состояние, при этом вырабатывается импульс переноса, поступающий 4 О на вход управляющего триггера 7 с раз дельными...
Арифметическое устройство
Номер патента: 796844
Опубликовано: 15.01.1981
Авторы: Духнич, Кочкин, Митраков, Орлов
МПК: G06F 7/38
Метки: арифметическое
...14, четвертый, пятый, шестой, седьмой сумматоры-вычитатели 15,16,17 и 18, третий и четвертый коммутирующие блоки 19 и 20, четвертый и пятый входы устройства 21 и 22.При решении соотношений (2)и(3) и 1=1 работу устройства можнр описать алгоритмомветствующий оператору (, а на сумматоры-вычитатели 7 и 8 - по входу9 потенциал , соответствующий произведениюц. В соответствии с нимисумматоры-вычитатели настраиваютсяна выполнение итерации по алгоритму7). Потенциал, соответствующий и поступающий из устройства управления по входу 22, также поступает на управляющий вход сумматора-вычитателя13 и настраивает его. При сдвиге ин,формации Х с выхода регистра 1 поступает на сумматор-вычитатель 16 вкотором в соответствии сц, суммируется...
Устройство для нормализации чисел
Номер патента: 798819
Опубликовано: 23.01.1981
Авторы: Запольский, Костинский, Мойса, Орлова, Подгорнов
МПК: G06F 7/38
Метки: нормализации, чисел
...управляющих потенциалов соответственно на первоми втором входах счетчика 10 и сдвигающих регистрах 6-9Элемент И 2 служит для блокировки сигнала переполнения на шине 1,когда отсутствует разрешающий сигнална шине 3.Анализатор 15 представляет собойэлемент ИЛИ-НЕ на пять входов, на первый, второй, третий и четвертый входы которого поступают с вторых выходов сдвигающих регистров 6-9 старшие биты, а на пятый вход пода ется значение триггера 12, Анализа- тор 15 служит для анализа старшей тетрады на 0 (старшие биты сдвигаю 1 дих регистров 6-9 составляют старшую тетраду числа)и наличия переполнения. ;ЩПервые выходы счетчика 10 и сдвигающих регистров 6-9 соединены с шиной 14 в следующей последовательности: разряды 0-7 счетчика 10...
Устройство для сдвига информации
Номер патента: 798820
Опубликовано: 23.01.1981
Авторы: Гусев, Иванов, Михайлов, Шагивалеев, Ярмухаметов
МПК: G06F 7/38
Метки: информации, сдвига
...27 И объединены и подключены к управляющему входу 9 входного коммутатора 1.Другие входы 33 элементов 28 И такжеобъединены и подключены к управляющему входу 9 входного коммутатора 1через элемент 34 НЕ,Выходы элементов 28 и 27 И каждой)группы 23-26 подключены ко входамэлемента 29 ИЛИ той же группы.Выходы элементов 29 ИЛИ являютсясоответствующими выходами 3 входного коммутатора 1, причем выход элемента 29 ИЛИ каждой группы 23-26подключен ко входной шине 16 (фиг.2),соединенной со строкой 13 матрицы 4(соединение не показано), имеющейтот же номер, что и связанная с ней1 группа 23-26 (Фиг.5) входного коммутатора 1.На Фиг.б показан пример выполнения выходного коммутатора б. Он собран по той же схеме, что и входной3) коммутатор 1 и содержит...
Арифметическое устройство
Номер патента: 798821
Опубликовано: 23.01.1981
Автор: Чуватин
МПК: G06F 7/38
Метки: арифметическое
...на предыдущей итерацйи, во втором суммато"ре 9 происходит операция сложения(вычнтания) поступивших в него величин х и У 2 - , т.е. на выходахвторого сумматора 9 образуется вели;чина х = х,+Ч, 2 " . В концепервого такта величина у передч+4ется из первого сумматора 8 на пятыйрегистр 5,.а величина Ч, передается иэ пятого регистра 5 в первый регистр 1. Одновременно величина х +передается из второго сумматора 9 втретий регистр 3, а величина х 4+передается из третьего регистра 3 во.второй регистр 2.По окончании второго такта с выхода знакового разряда первого регистра 1 снимается значение функции,показывающей направление вращениявекторов= в 1 дп(-Ч+,), котороеиспользуется при выполнении следующей (1+1)-ой итерации.После и-кратного...
Арифметическое устройство
Номер патента: 798822
Опубликовано: 23.01.1981
Авторы: Астров, Лейтан, Рогинская
МПК: G06F 7/38
Метки: арифметическое
...сум" матора, выход которого соединен со входом первой тетрады регистра результата, выход которой соединен со входом блока коррекции, выход которого подключен ко входу второй тет рады регистра результатаНа чертеже представлена блок-схема устройства.Устройство содержит регисТр результата, состоящий из п-тетрад регист ра 1 и первой тетрады регистра 2, ,сумматора 3 блока 4 коррекции, элемента И 5.Арифметическое устройство работает следующим образом.Хранение информации в старшей тетраде 2 и остальных тетрадах регистра 1 в режиме отсутствия арифметической операции происходит путем циркуляции информации с выхода регистРа 1 через 45 элемент И 5 на вход сумматора 3 при наличии признака на входе б. На второй вход сумматора по входу 7 в этом...