Устройство для сдвига данных

Со 1 оэ СоветсынкСоциапистичесии 1респубпиы ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 920704(23) Приоритет 3 ЬвударвтввкныВ квиятвт СССР ав двлаи кавврвтекик н отврытк 11(088. 8) Опубликовано 15,04,82. Бюллетень Юе 14 Дата опубликования описания 15.0482 В.И.Базанов, А,И.Березенко, С.Е.Калинин, Л.Н.Корйгин;-=В,А.Суворов, В.Л.Дшхунян, И.Д.Корнев, Ю.Л,Отроков,В, А.Яковлев и П.Н.Казанцев(54) УСТРОЙСТВО ДЛЯ СДВИГА ДАННЫХ Изобретение относится к цифровойвычислительной технике и может быть использовано для организации запоминающих устройств.Известно устройство сдвига данных на один или несколько разрядов за один цикл, состоящее из сдвиго - вой матрицы, блока управления величиной сдвига и направлением сдвига. Величина сдвига задается двоичным кодом И .1 ОНедостаток устройства - невозможность получения арифметического сдвига значений данных,Наиболее близким к предлагаемому15 является устройство для сдвига данных, содержащее матрицу логических коммутаторов, каждый из которых выполнен на элементе 2 ИИИЛИ, причем логические коммутаторы сгруппированы в матрице по 1 оцу п 1,ступеням (и - разрядность сдвигающих данных; 1 х (, - ближайшее целое большее или равное числу х), выход 1-го логического коммутатора /-й ступени (1=1 и; 1=11 одп -1) соединен с информационными входами 1"го и (1+2)-го логических коммутаторов (+1)-й ступени, первые информационные входы логических коммутаторов первой ступени соединены с соответствующими входами разрядов данных устройства, вторые инФормационные входы логических коммутаторов с первого по (2 )-й М-й ступени (1 с=1,.3 оо и ) соединены между собой и с выходом знакового разряда устройства, вторые информационные входы логических коммутаторов первой ступени соединены со входами разрядов данных устройства со сдвигом на один разряд вправо, выходы логических коммутаторов последней ступени соединены с выходами разрядов данных устройства Ь).Это устройство осуществляет арифметические сдвиги вправо, однако не ,может осуществлять арифметическиесдвиги влево и логические сдвигивправо и влево.Целью изобретения является расширение Функциональных возможностейустройства,Для достижения поставленной целив устройство для сдвига данных со)держащее матрицу логических коммута"торов, каждый из которых представляет собой элемент 2 ИИИЛИ; причем логические коммутаторы сгруппированы в матрице по 3 о и ступенями (и - разрядность сдвигаемых данных; 1 х 1 - ближайшее целое, большееили. равное числу х), выход 1-го логического коммутатора 1-й ступени(1=1 п; =1.шоу п -1)соединен с информационными входами1-го и (1+2-го логических коммутаторов (1+1)"й ступени. первые инФормационные входы логических коммутаторов первой ступени соединены ссоответствующими входами разрядовданных устройств, вторые информационные входы логических коммутаторовс первого по 2 -й к-й ступени (1=1,3 оуп) соединены между собой и с выходом знакового разрядаустройства, вторые информационныевходы логических коммутаторов первой ступени соединены со входамиразрядов данных устройства со сдвигом на один разряд вправо, выходылогических коммутаторов последнейступени соединены с выходами разрядов данных устройства, введены блокпреобразования прямого кода в дополнительный, элемент И, а каждая1-я ступень матрицы логических коммутаторов содержит дополнительно,и+2 -1=2 1 од и 1.соединены с выходами ш-го и (и) -гологических коммутаторов ( -1) -й ступени, информационный вход (и+1) -гологического коммутатора первой ступени соединен со входом и-го разряда данных устройства, выходы логических коммутаторов с (и+1)-го по(п 2-3 оцп 1-1)-й 1 оц и -й ступени соединены с выходамй разрядовданных устройства, информационныевходы блока преобразования прямогокода в дополнительный соединены совходами разрядов кода сдвига устройства, управляющий вход соединен: совходом направления сдвига устройства, прямой и инверсный выходь 1-горазряда блока преобразования прямого кода в дополнительный соединеныс управляющими входами логическихкоммутаторов 1"й ступени, входы элемента И соединены со входом знакаданных устройства и входом видасдвига устройства, а выход - соединен с входом знака данных устройства,1 О На чертеже представлена функцио-.нальная схема устройства для случая И 8,Устроиство содержит логическиекоммутаторы 1-35, каждый из кото 15 рых представляет собой элемент 2 И 2 ИИЛИ, или (вырожденный случай)элемент 2 И, сгруппированные в матрицу, содержащую 3 ступени, Устройство содержит также блок 36 преобра -рО зования прямого кода в дополнительный, Входная информация (разряды кодов данных), в виде восьмиразрядного числа поступают со входов37-44 на информационные входы логи 25 ческих коммутаторов 1-8 соответственно, а также со сдвигом на адин разряд вправо - на инФормационные входы логических коммутаторов 2-9 соответственно, Выходы логических ком- ЗОмутаторов 1-9 ссединень соответств енно с информационными входами логических коммутаторов 10-18, а также со сдвигом на два разряда вправо с инФормационными входами логических кокмутаторов 12-20 соответственно. Выходы логических коммутаторов 10-20 соединены соответственно с 1 лнфоркационными входами логических коммутаторов 21- 31, а также со сдвигом на четыре разряда вправо - с ин О.Формационными входами логических кок - мутаторов 25-35 соответственно. Выходы логических коклутаторов 21-35 соединены соответственно с выходами 45-59 устройства. Управляющие входы 45логических коммутаторов 1-9 соединены с выходами 60 и 61 блока 35, управляющие входы логических коммутаторов 10-20 соединены с выходами 62 и 63 блока 35, управляющие входы логических коммутаторов 21-35 соединены с выходами 64 и 65 блока 35, информационныевходы 66, 67 и 68 которого соединены с входами разрядов трех- разрядного кода сдвига устройства, а управляющий вход 69 - со входом управления сдвига устройства. Вторые информационные входы коюлутаторов 1, 10, 11, 20, 21, 22 и 23 соединены5 920 с выходом элемента И .70, один вход которого соединен со входом 71 вида сдвига, а другой вход - со входом 72 знакового разряда кода данных.Выход элемента И 70 соединен также 5 с выходом 73 знакового разряда устройства. Устройство производит сдвиги арифметические, логические влево и вправо за один цикл на произвольное число разрядов, которое определяет- О ся двоичным кодом величины сдвига на входах 66.-68, сигналом управления направления сдвига на входе 69, сигналом управления арифметическим сдвигом на входе 71, Входы 71 и 69 обеспе.5 чивают выборку необходимой операции, согласно таблице. 20 00 00 Формула из обретения Устройство для сдвига данных, содержащее матрицу логических коммутаторов, каждый из которых представляет собой элемент 0-2 ИШП 1, приСдвиг логический влевоСдвиг логический вправоСдвиг арифметическийвлевоСдвиг арифметическийвправо П р и м е р 1. Выполнить логи- ЗО ческий сдвиг влево на 3 разряда дан,ных 01110010. На входы 66-68 подается код "011", на входы 71 и 69 согласно таблице, подается кодовое значение00, входные данные 01110010 подаются на входы 37-44, Так как необходимо выполнить сдвиг влево, то кодовое значение величины сдвига выдается из блока 36 без перевода в допол. нительный код путем подачи на вход 69 значения "0". На первой ступени матрицы (на коммутаторах 1-9) сдвига не происходит, так как на выходе 60 находится значение , а на выходе 61 значение 0 . На выходе первой сту 45 пени информация 011100100. На второй ступени матрицы (на коммутаторах 1 О)сдвига не происходит, так как на выходе 62 находится значение , а на выходе 63 - значение "0", На50 выходе второй ступени - информация 01110010000. На третьей ступени матрицы (на коммутаторах 21-35) происходит сдвиг вправо на четыреразряда, так как на выходе 64 находится "01, а на выходе 65 1, На выходе третьей ступени - информация00111 О 110010000. Поскольку производится сдвиг влево, то сдвинутая 704 бинформация снимается с выходов 52-59.Таким образом на выходе есть следующая информация 10010000, т, е, относительно исходной информации, по-лученная информация сдвинулась на3 разряда влево.П р и м е р 2. Выполнить арифметический сдвиг вправо на 5 разря -дов данных 10100010, На входы 66-68подается код "10", на входы 7 и 69согласно таблице, подается кодовоезначение "11". Входные данные 10100010подаются на входы 37-44. Посколькунеобходимо выполнить сдвиг вправо,от необходимо код величины сдвигапреобразовать в дополнительньш код.Это делается в блоке 36 путем подачи на вход 69 значения . Следовательно, на сдвиговую матрицу воздействует код величины сдвига "01",На первой ступени сдвига не происходит, поскольку на выходе 60 находится , а на выходе 61 - "0", Навыходе первой ступени - информация101000100. На второй ступени матрицы сдвига не происходит, так как навыходе 62 находится "1", а на выходе 63 - "0". На выходе второй ступени - информация 10100010000, Натретьей ступени матрицы информациясдвинута на четыре разряда вправо,1так как на выходе 64 находится значение "0", а на ьыходе 65 - . Навыходе третьей ступени - информация1 1 110100010000 р а так как производится сдвиг вправо, то сцвинутая информация снимается с выходов 73,45-5 1. Таким образом на выходе естьследующая информация 1111101, т.е.относительно исходной информации, полученная информация сдвигается на 5 разрядов вправо с размножением знака на место вдвигаемых разрядов, выдвигаемые разряды при этом теряются.Применение данного устройства сдвига данных на один или несколько разрядов за один цикл позволяетрасширить функциональные возможности путем выполнения арифметических и логических сдвигов вправо и влево, 92070чем логические коммутаторы сгруппи" рованы в матрице поо 9 п ступеням (п - разрядность сдвигаемых дан" ных;х 1 - ближайшее целое, большее или равное числу х), выход 1-го логического коммутатора )"й ступени (1- =1п; ) 1 1 о 91 п 1-1) соединен с информационными входами 1-го и (1+21)-го логических коммутаторов (Д+1)-й ступени, первые инФормацион О ные входы логических коммутаторов первой ступени соединены с соответ" ствующими входами разрядов данных устройства, вторые информационные входы логических коммутаторов с пер Б ВО 1 о по (2 ) и с и ступени (1 1е еК"11 о 9 п) соединены между собой и с выходом знакового разряда устрой" ства, вторые информационные входы логических коммутаторов первой сту" що пени соединены со входами разрядов данных устройства со сдвигом на один разряд вправо, выходы логических коммутаторов последней ступени соединены " выходами разрядов данных уст- д ройства, о т л и ч а. ю щ е е с я тем, что, с целью расширения Функциональных возможностей устройства эа счет выполнения арифметических сдвигов влево и вправо, в устройствоЗО введены блок преобразования прямого кода в дополнительный, элемент И, а каждая к-я ступень матрицы логических каьмутаторов содержит до 8полиительно (2"1) логических коммутаторов, инФормациопвые входы щ"гологического коммутатора 1,-й ступени(щи+1,о+2-1; Г.=2,3 Ео 9 п С )соединены с выходами щ-го и (щ"2 )-го2.логических коммутаторов ( " 1) -й сту"пени, информационный вход (и+ 1)-гологического коммутатора первой ступени соединен со входом и-го разряда данных устройства, выходы логических коммутаторов с (и+1)-го по(и+2 1-1) "й О 9 п 1, -й ступени соединены с выходами разрядов данныхустройства; информационные входы блока преобразования прямого кода в дополнительный соединены со входамиразрядов кода сдвига устройства, управлявший вход соединен со входомнаправления сдвига устройства, прямой и инверсный выходы к-го разрядаблока преобразования прямого кода вдополнительный соединены с управляющими входами логических коммутаторовк-й ступени, входы элемента И соединены со входом знака данных устройства и входом вида сдвига устройства, а выход - соединен с входом знака данных устройства,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРФ 439017, кл, Г 11 С 19/00, 1973.2. Авторское свидетельство СССР11 622079, кл. 6 06 Г 17/38, 1977.