Устройство для нормализации чисел

Целью изобретения является сокращение нремени нормализации путем незначительного увеличения аппаратур-. ных затрат, которые позволяют определить двоичный код номера позиции перной значащей единицы слева в мантиссе полученной суммы, который, в свою очередь, позволяет получить порядокнормализованной суммы и осуществитьбыстрый сдвиг, влево с частотойзадающего гЕнератора. Поставленная цель достигается тем,рая группа входов которого соединенас четвертой группой выходов накапливающего сумматора, а выход соединенс входом триггера переполнения приделении, пятый выход накаплинающегосумматора соединен с четвертым входом регистра множителя остатка, первый выход которого соединен с третьим входом накапливающего сумматора,отличающееся тем, что, с целью.сокращения времени нормализации, оносодержит преобразователь прямого кода числа в дополнительный код, группу элементов И, шифратор и коммутатор, третья группа выходов буферного регистра памяти соединена с первой группой входов коммутатора, выходы которого соединены с четвертойгруппой входов накапливающего сумматора, четвертая группа выходов которого соединена с первой группойвходов преобразователя прямогокодачисла в дополнительный код и с первой группой входов группы элементовИ, вторая группа выходов, регистра 40 45 50 55 множителя-остатка соединена со.второйгруппой входов группы элементов Ии с второй группой входов преобразователя прямого кода числа в дополни- б 5 что устройство для нормализациичисел, содержащее буферный регистрпамяти, накапливающий сумматор, регистр множителя остатка, триггер знака, первый дешифратор, триггер переполнения порядка, триггер исчезновения порядка, второй дешифратор, триггер переполнения при делении, счетчик сдвигов, причем первая и вторая.группы выходов буферного регистра 20памяти соединены соответственно свходами первой и второй групп накапливающего сумматора и регистра множителя-остатка, а третья группа выходов соединена с третьей группой 25входов регистра множителя-остатка,первый выход накапливающего сумматора соединен с входом триггера знака и первым входом первого дешифра-:тора, второй вход которого соединенс вторым ныходом накапливающего сумматора а первый и второй выходысоединены с входом триггера переполнения порядка и входом триггераисчезновения порядка соответственно,третья группа выходов накапливающего регистра соединена с первой группой входов второго дешифратора, втотельный код, группа выходов которого соединена с третьей группой входов группы элементов И, выход которой соединен с входом дешифратора, выход. которого . соединен с вторым входом коммутатора.На Фиг. 1 представлена схема устройства нормализации; на Фиг. 2Формат двоичного числа с.плавающей запятой; на фиг, 3 - схема соединения регистра плавающего сумматора и регистра множителя-остатка,Устройство для нормализации чисел. содержит буферный регистр памяти 1, накапливающий сумматор 2, регистр множителя-остатка 3, триггер знака 4, первый дешифратор 5, триггер переполнения порядка 6, триггер исчезновения порядка 7, второй дешифратор 8, триггер переполнения при делении 9, счетчик сдвигов 1 О, преобразователь прямого кода числа в дополнительный код 11,группу элементов И 12, шифратор 13 и коммутатор 14.Первый и третиА выходы регистра 1 соединены с первыми и третьими входами сумматора 2 и регистра множителя-остатка 3 соответственно.Первый выход сумматора 2 соединен с входом триггера знака 4 и первым входом дешифратора 5, второй вход которого соединен со вторым выходом сумматора 2, а первый и второй выходы соединены с входом триггера переполнения порядка б и входом триггера исчезновения порядка 7 соответственно, Третий выход регистра 2 соединен с первым входом дешифратора 8, второй вход которого соединен с четвертым выходом сумматора 2, а выходсо входом триггера переполнения при делении 9. Пятый выход регистра 2 соединен с четвертым входом регистра множителя-остатка 3, выход которого соединен с четвертым входом сумматора 2. Второй выход регистра 1 соединен со вторым входом регистра множителя-остатка 3 и вторым входом коммутатора 14, выход которого соединен с вторым входом сумматора 2, четвертый выход которого соединен по закону двоичной.инверсии относительно номеров разрядов с вторым входом преобразователя 11 и с первым входом группы элементов ,И 12, Второй выход регистра множителя-остатка 3 соединен с.третьим входом группы элементов И 12 и по закону двоичной инверсии относительно номеров разрядов (фиг, 3) с входом преобразователя 11, выход которого по закону двоичной инверсии относительно номеров разрядов соединен с третьим входом группы элементов И 12, "выход. которой соединен с входой шифратора 13, выход которого соединен с первым входом коммутато ра 14.25 Формулаизобретения Устройство для нормализации чисел, содержащее буферный регистр памяти, накапливающий сумматор, регистр множителя-Остатка, триггер знака, первый дешифратор, триггер переполнения порядка, триггер исчезновения порядка, второй дешифратор, триггер переполнения при делении,45 счетчий сдйигов, причем первая и вторая группы вйходов буферногорегистра памяти соединены соответственно со входами первой и второй групп накапливающего сумматора и ре- Я гистра множителя-остатка, а третья группа выходов соединена с третьей групПой входов регистра множителяустройство работает следующим образом.Пусть в сумматоре 2 и регистре множителя-остатка 3 сформирована искомая сумма и требуется ее нормализовать. 5Тогда с четвертого выхода сумматора 2 старшая часть мантиссы суюы поступает параллельно на первый вход группы элеиентов И 12 и на второй вход преобразователя 11, С третьего выхода регистра множителя-остатка 3 Младшая часть мантиссы суввы поступает параллельно на третий вход группы элементов И 12 и на первый вход преобразователя 11, с выхода которого мантисса суиьы в дополнительном коде поступает на второй вход группы элементов И 12, с выхода которой код единственной значащей единицы в раэряде, соответствукЩем старшей значащей единице в исходной мантиссе, поступает на вход шифратора 13, с выхода которого код номера позиции старшей значащей единицы исходной мантиссы поступает на первый вход коммутатора 14.Таким образом, данное устройство позволяет осуществить. сдвиг мантиссы сумьы влево .с частотой задающего генератора и в течение сдвига получить значение величины порядка нормализо- Зр ванной суюы, минуя этапы сравнения бита в+1 с константой, что обуславливает сокращение времени нормализации. остатка, первый выход накапливаицего сумматора соединен с входом триггера знака и первым входом первогодешифратора,.второй вход которогосоединен с вторым выходом накапливающего сумматора, а первый и второйвыходы соединены с входом триггерапереполнения порядка и входом триггера изчезновения порядка соответственно, третья группа выходов накапливающего регистра соединена с первойгруппой входов второго дешифратора,вторая группа входов которого соединена с четвертой группой выходовнакапливающего .суюватора, а выходсоединен с входом триггера переполнения при делении, пятый. выходнакапливающего сумматора соединенс четвертым входом регистра множителя-остатка, первый выход которогосоединен с третьим входом накапливающего сумматора, о т л и ч а ю щ ее с я тем, что, с целью сокращениявремени нормализации, оно содержитпреобразователь прямого кода числав дополнительный код, группу элементов И, шифратор, коммутатор, причемтретья группа выходов буферного.регистра памяти соединена с первойгруппой входов коммутатора, выходкоторого соединен с четвертой группой входов накапливающего сумматор.,четвертая группа выходов которогосоединена с первой группой входовпреобразователя прямого кода числав дополнительный код к с первойгруппой входов группы элементовсхем К, вторая группа входов регистра множителя-остатка соединена свторой группой Входов группы элементов И и с второй группой входовпреобразователя прямого .кода числа вдополнительный код, группа выходовкоторого соединена с. третьей группой входов группы .элементов И, выход которой соединен с входом шифратора, выход которого соединен свторым входом коммутатора. Источники информации,принятые зо, внимание при экспертизе1. Управляющие системы и машины.Изд. АН УССР, 1978, В 5, с. 100.2. Я.ЧУ, Органиэация ЭВЙ и иикропрограммироваиие, И., фИир", 1975,с, 189, рис, 5.2 (прототип)862139 жю илак Корректо ехин актор Л Заказ 661 филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 ВНИИПИ Г по дел 13035, Мо