Управляемый арифметический модуль

с присоединением заявкиЙвудерстенпвб квинтет СССР аф авааи кзобретеннк н еткрыткв(23) Приоритет Опубликовано 07.02.82. Бюллетень5 Дата опубликовании описания 09.02.82(54) УПРАВЛЯЕМЫИ АРИФМЕТИЧЕСКИЙ МОДУЛЬ Изобретение относится к вычислительной технике и может быть использовано для построения различных узлов и устройств цифровых ЭВМ.Известен управляемый арифметический модуль, содержащий четыре информационных входа и шесть управляющих входов; два выхода, триггер и логические элементы И, ИЛИ, НЕ 1.Недостатком этого модуля является то, что он имеет ограниченные возможности по реализации математических операций, что ухудшает характеристики конструируемых на его основе узлов и устройств, Кроме того, модуль сложен в управлении.Наиболее близким по технической суа ности к предлагаемому является управляемый арифметический модуль, содержащий триггер, по два элемента И, ИДИ и РАВНОЗНАЧНОСТЬ, два коммутатора, три информационных входа, вход перено- са, вход разрешения выполнения операции, девять управляющих входов и два выхода, причем управляюшие входы первого коммутатора подключены к управляюшим входам модуля, а его информационные входы - к информационным входам модуля, выход первого коммутатора сом .5динен со входом первого элемента РАВНОЗНАЧНОСТЬ, второй вход которого является управляюшим входом модуля, а выход соединен с управояюшим входом второго коммутатора, второй управляющий 1 Овход которого соединен с выходом второго элемента РАВНОЗНАЧНССТЬ, первый вход которого является управляюшим входом модуля, а второй соединен с выходом триггера, счетный вход .которого 1соединен с выходом первого элемента ИЛИ, первый вход которого соединен со входом переноса устройства, а второйс выходом второго коммутатора, информационные входы которого подключены 20к управляющим входам модуля, а его стробирующий вход соединен со входом разрешения выполнения операции, входы йервого элемента И соединены со865 4 903 5 О 15 20 25 30 Э 5 40 45 50 5 3входом переноса модуля, с выходом второго элемента РАВНОЗНАЧНОСТЬ и с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ, третий вход является управляю. щим входом модуля, а его четвертый вход подключен ко входу разрешения выполнения операции, выходы элементов И соединены со входами второго элемента ИЛИ, выход которого является выходом нереноса устройства, а выход триггера является выходом результата устройства Г 2.3Недостатком известного устройства является его сложность, а также предьявление жестких требований к параметрам импульсного сигнала разрешения выполнения операции с целью обеспечения устойчивой работы схемы.Цель изобретения - упрощение конструкции.Поставленная цель достигается тем, что управляемый арифметический модуль, содержащий элементы РАВНОЗНАЧНОСТЬ и ИЛИ, два элемента И, триггер и два коммутатора, настроечные входы первого из которых являются управляющими входами модуля, а информационные входы подключены к информационным входам устройства, выход триггера является выходом результата модуля, информационные входы второго коммутатора являются управляющими входами модуля, выход элемента ИЛИ является выходом переноса модуля, а его входы соединены с выходами элементов И, первые входы которых подключены соответственно ко входу переноса устройства и выходу первого коммутатора, содержит элемент НЕ и третий элемент И, выход которого соединен со входом элемента ИЛИ, его первый вход соединен с выходом первого коммутатора, а второй вход объединен со вторым входом второго элемента И и является управляющим входом модуля, третьи входы второго и третьего элементов И соединены соответственно с прямым и инверсным выходами триггера, а их четвертые и пятые входы соединены соответственно с первым и вторым, третьим и четвертым информационными входами второго коммутатора, выход которого соединен со входом элемента РАВНОЗНАЧНОСТЬ, другой вход которого подключен ко входу переноса модуля, а выход соединен со входом первогоэлемента И и входом элемента НЕ, а также с единичным входом триггера, выход элемента НЕ соединен с нулевым вдом триггера, синхровход триггера является синхровходом модуля, дополнительный информационный вход модуля является информационным входом первогоком мутатора.На фиг. 1 показана схема управляемого арифметического модуля; на фиг. 2 -схема коммутатора.Схема управляемого арифметическогомодуля содержит коммутаторы 1 и 2,элемент ИЛИ 3, элементы И 4-6, элемент РА ВНОЗНА Ч НОСТЬ 7, эле мент НЕ8, триггер 9, информационные входы 1013, вход 14 переноса, управляющие входы 15 -21, выход 22 переноса, выход23 результата и синхровход 24,Схема коммутатора (фиг. 2) содержитэлементы И 25 - 28, ИЛИ 29, НЕ 30и 31, управляющие входы 32 и 33, информационные входы 34 - 37, выход 38.Схема устройства работает следующимобразом.На информационные входы 10 - 13устройства подаются значения сигналов:на вход 10 - сигнал А значенияго разряда операнда А, на вход 1 1сигнал Аинверсного значения 1 -горазряда операнда А, на вход 12 - сигнал+ с выхода старшего разряда в Иразрядном устройстве, на вход 13 - сигналс выхода младшего разряда в И -разрядном устройстве. На вход 14 подается входной сигнал переноса Р, с выхода 22 снимается фйходной сигнал переноса Р , а с выхода 23 - сигналрезультата операции (или содержимоетриггера). Настройка модуля на выполнение требуемой операции осуществляется с помощью схемы сигналов настройкиИ, - И-, подаваемых на управляющиевходы 15 - 21 модуля. Результат операции записывается в триггер 9 приподаче на вход 24 синхросигнала Т.В таблице представлены реализуемыеустройством операции и соответствую-щие коды настроек. При этом принято,что код содержимого триггера перед началом операции соответствует операндуВ, а код А - входному операнду.Предлагаемый управляемый арифметический модуль выполняет все операции,реализуемые известным устройством, вто же время он имеет меньше управляющих входов (у известйого их девять управляющих входов, а у предлагаемого устройства семь), кроме того, у пего ком5 903865 6мутатор является нес инхронизируемым, того, схема предлагаемого. управляемого что упрощает его конструкцию, Таким арифметического модуля является и образом, схема предлагаемого модуля яв- более быстродействующей, так как в ляется более простой. В нем параметры ней глубина цепи входного сигнала синхросигнала не зависят от параметрови сигнала обратной связи меньше, схемы, а определяются полностью типом чем у известного (в схеме известиспользуемого триггера. Это повышает, ного устройства в этих цепях стоя 1 наряду с уменьшением сложности, падеж- дополнительные элементы равнозначность функционирования модуля, Кроме ности) . Операцияп. п И 6 1 И 2 ИЗ О О Запись Запись О О Инверсия 4 О А Ч 5 АЧВ О О О 7 ф В О О О О О В О АААО О О О О О О О 14 О Сдвиг впр виг влево 17+ В 21 О В О О ОО О Запись О Запись 1 О зобретения ор м Управляемый арифметический модуль, содержащий элементы РАВНОЗНАЧНОСТЪ и ИЛИ, два элемента И, триггер и два коммутатора, настроечные входы первого5 из которых являются управляющими входами модуля, а информационные входы подключены к информационным входам устройства, выход триггера является выходом результата модуля, информационныевходы второго коммутатора являются управ-.ляющими входами модуля, выход элементаИЛИ является выходом переноса модуля, аего входы соединены с выходами элементовИ, первые входы которых подключены соответственно ко входу переноса устройства ивыходу первого коммутатора, о т л и ч ию щ и й с я тем, что, с целью упрощения, модуль содержит элемент НЕ и третий элемент И, выход которого соединенНИИПИ Заказ 121/ираж 731 Подписное 4 Ъж Р ППП Патент",оц,ул. Проектна я, 4 или 903865Йсо входом элемента ИЛИ, его первый вхоД входом первого элемента И и входом соединен с выходом первого коммутатора, элемента НЕ, а также с единичным вхоа второй вход объединен со вторым вхо- дом триггера, выход элемента НЕ соедом второго элемента И и является упра- динен с нулевым входом трип ера, синвляюшим входом модуля, третьи входыхровход триггера является синхровходом второго и третьего элементов И соедине- модуля, дополнительный информационный ны соответственно с прямым и инверсным вход модуля является информационным выходами триггера, а их четвертые и . входом первого коммутатора,пятые входы соединены соответственно Источники информации,с первым и вторым, третьим и четвертым 10 принятые во внимание при экспертизе информационными входами второго комму. Авторское свидетельство СССР татора, выход которого соединен со вхо- % 487387, кл. Я 06 Р 7/50, 1975. дом элемента РАВНОЗНАЧНОСТЬ, дру. Авторское свидетельство СССР гой вход которого подключен ко входу по заявке Ъ 2682661/18-24 (153558 переноса модуля, а выход соединен со 15 кл. 9 06 Е 7/50, 1978 (прототип),