Устройство для анализа и обработки знаковых разрядов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик 1 п 962921(22) Заявлено 150280 (21) 2924165/18-24с присоединением заявки Нов(23) ПриоритетОпубликовано 3009 р 2 Бюллетень Н 9 36Дата опубликования описания 30, 09. 82 151 М.Кп з 6 06 Г 7/38 Государственный комитет СССР ио делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ АНАЛИЗА И ОБРАБОТКИ ЗНАКОВЫХ РАЗРЯДОВ10 20 30 Изобретение относится к области цифровой вычислительной техники и может быть Использовано в специализированных цифровых вычислительных машинах СЦВМ , применяемых в замкнутых контурах систем автоматического управления и регулирования, например, в системах навигации и гироскопической стабилизацииВ управляющих ЦВМ масштаб величин выбирают иэ условий обеспечения диапазона изменения в установившемся режиме, который меньше диапазона изменения этих же параметров в переходном режиме. Поэтому в переходном режиме может произойти переполнение разрядной сетки арифметико-логического устройства ( АЛУ ). Если не принять каких-либо дополнительных мер, то в этих случаях результаты вы.:ислений будут неверны не только по величине, но и по знаку. Иоэтому при проектировании СЦВМ следует предусмотреть возможность получения предельных значений результата с соответствующим знаком при переполнении разрядной сетки. Выполнение этого требования позволяет сохранить точность вычислений в установившихся режимах, одновременно обеспечить нормальное функционирование системы в переходном режиме при некотором допустимом увеличении времени переходного процесса.Известны АЛУ с фиксированной запятой, имеющие устройства для обнарунения переполнения. Для получения признака переполнения разрядной сетки применяются так называемте модифицированные коды, Они отличаются тем, что для представления знака используются два разряда, при этом знак плюс обозначается "00", а знак минус "11". Для обнаружения переполнения, учитывая, что модуль суммы 2-х чисел, модуль каждого из которых меньше единицы, всегда меньше2 , используют один дополнительный разряд знака для получения модифицированного кода, На переполнение разрядной сетки указывает несовп.дение цифр в знаковых разрядах. Комбинации "01" соответствует положительное число, а "10" - отрицательное число (1).Начболее близким к предлагаемому является устройство для анализа и обработки знаковых разрядов, содержащее элемент неравнозначности длявыделения состояний "01" и "10" знаковых ра рядов (2 3,Такое устройство, однако нельзяиспользовать при решении определенного класса задач, связанный с переходными процессами объекта упранления, так как обнаружение переполнения приводит к прерыванию вычислений, н то время как н некоторых случаях необходимо продолжать вычисления, ограничив результат по максимальной (положительной ) или минимальной (отрицательной ) величине.Такую работу, н принципе, можнообеспечить программным путем, чтооднако, приводит н конечном счетек снижению быстродействия АЛУ, нсоставе которого используется данное устройство.1Цель, изобретения - расширение ббласти применения устройства за счетвозможности, при наличии переполнения, выдачи управляющего кода наибольшего (положительного) или наименьшего (отрицательного) числа.Поставленная цель достигаетсятем, что Устройство для анализа иобработки знаковых разрядов, содержащее элемент неравнозначности, первый и второй входы которого соединены с входами знаковых разрядов уст:ройства, причем вход первого знаково-ЗОго разряда соединен с первым выходомустройства, содержит узел носстанонления знака и блок формирования управляющего кода, причем н первый,второй и третий входы узла восстанов ления знака соединены с первым и вторым входами устройства и выходомэлемента нераннозначности соответственно, а выход соединен с вторым,выходом устройства и первым информационным входом блока формирования управляющего кода, второй информацион-.ный вход которого соединен с шинойкода операции устройства, первый ивторой управляющие входы соединены 45соответственно с выходом элементанеравнозначности и входом кода огра- .ничения устройства, а выход соединенс третьим выходом устройства.узел восстановления знака содержит два элемента И-НЕ элемент НЕ-ИЛИи элемент. НЕ, причем первые входыпервого и второго элементов И-НЕ соединены соответственно с первым и вторым входами узла, а выходы подключены к входам элемента НЕ-ИЛИ, выходкоторого является выходом узла, третий вход которого соединен с вторымвходом первого элемента И-НЕ и входом элемента НЕ, выход которого соединен с вторым входом второго элемен та И-НЕ.Блок формирования управляющегокода содержит коммутатор, элемент ИНЕ и блок памяти кодов управлениязаписью наибольшего и наименьшего б 5 чисел, выход которого, а также второй информационный вход блока подключены к информационным входам коммутатора, управляющий вход которого соединен с выходом элемента И-НЕ, входы которого соединены с первым и нторым управляющими входами блока, первый информационный вход которого соединен с входом блока памяти кодов управления записью наибольшего и наименьшего чисел, выход коммутатора является выходом блока.На чертеже показана схема устройства.Устройство содержит элемент 1 не- равнозначности, узел 2 восстановления знака и блок 3 формирования управляющего кода. В состав узла 2 входят элементы И-НЕ 4 и 5, НЕ-ИЛИ б, НЕ 7, В состав блока 3 входят коммутатор 8, элемент И-НЕ 9 и блок 10 памяти кодов управления записью наибольшего и наименьшего чисел. Устройство анализирует значения знаковых разрядов, поступающих на входы 11 И 12.Блок ).0 может быть реализован схемно, например, как шинная разводка прямого проинвертиронанного значения сигнала с выхода элемента НЕИЛИ б.Для синхрбнизации работы устройства на входы элементов И-НЕ 4 и 9 подаются тактовые сигналы.Устройство работает следующим образом.При наличии переполнения на выходе 13 элемента неравнозначности вырабатывается сигнал, который .апрещает прохождение первого знакового раз ряда с входа 11 на выход 14 узла 2 и разрешает прохождение значения восстановления знака с выхода элемента И-НЕ 4.При отсутствии переполнения на ныход 13 узла 2 поступает код с нхода 12 устройства.При поступлении на вход 15 кода команды ограничения "1" , а также наличии сигнала переполнения на выходе 13 элемента 1 неравнозначности и тактового импульса на шине 16 элемент И-НЕ 9 вырабатывает управляющий сигнал, поступающий на вход управления коммутатора 8.При этом коммутатор 8 подключает к выходу 17 выход блока 10, на котором формируется код управления записью наибольшего числа при положительном переполнении (сигнал "1" на выходе элемента НЕ-ИЛИ б) и код управления записью наименьшего числа при отрицательном переполнении (сигнал "0" на выходе элемента НЕ-ИЛИ 6), При отсутствии либо оигнала переполнения (на выходе элемента 1 нераннозначности), либо кода команды ограничения (на входе 15) коммутатор 8Формула изобретения ВНИИПИ Заказ 7513(68 Тираж 731 Подписно Филиал ППП "Патент", г. Ужгород, ул, Проектна пропускает код операции с входа 18.Информация, с выхода 1 б поступает в АЛУ в составе которого используется предлагаемое устройство, для выполнения последующих операций, соответственно, с ограничением или без ограничения.Это дает возможность продолжитьвычисления с максимальным и минималь- ным кодами, в то время как в прототипе переполнение привело бы к прерыванию вычислений. Кроме того, рас . ф ширяется область применения устройства при решении определенного класса задач, связанных с переходными процессами объекта управления, Ог раничение результата по максимальной величине производится одновременно с операцией сложения или вы- читания. 1. Устройство для анализа и обработки знаковых разрядов, содержащее элемент неравнозначности, первый и з 5 второй входы которого соединены с входами знаковых разрядов устройства, причем вход первого знакового разряда соединен с первым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области его применения, оно содержит узел восстановления знака и блок формирования управляющего кода, причем первый, второй и третий входы узла восстановления знака соединены с первым и вторым входами устройства и выходом элемента неравнозначности соответственно, а выход соединен с вторым выходом устройства и первым информационным входом блока формирова ния управляющего кода, второй информационный вход которого соединен с шиной кода операции устройства, первыи и второй управляющие входы соединены соответственно с выходом элемента неравнозначности и входом кодаограничения устройства, а выход соединен с третьим выходом устройства.2, Устройство по п. 1, о т;л ич а ю щ е е с я тем, что узел восстановления знака содержит два элемента И-НЕ, элемент НЕ-ИЛИ и элемент НЕ, причем первые входы первогои второго, элементов И-НЕ соединенысоответственно с первым и вторымвходами узла, а выходы подключены квходам элемента НЕ-ИЛИ, выход которого является выходом узла, третийвход которого соединен с. вторым входом первого элемента И-НЕ и входом,элемента НЕ, выход которого соединен.с вторым входом второго элемента И-НЕ.3, Устройство по п. 1, о т л ич а ю щ е е с я тем, что .блок формирования управляющего кода содержит коммутатор., элемент И-НЕ и блокпамяти кодов управления записью наибольшего и наименьшего чисел, выходкоторого, а также второй информационный вход блока подключены к информационным входам коммутатора, управляющий вход которого соединен с выходом элемента И-НЕ, входы которогосоединены с первым и вторым управляющими входами блока, первый информационный вход которого соединенс входом блока памяти кодов управлеОния записью наибольшего и наименьшего чисел, выход коммутатора является выходом блока.Источники информации,принятые во внимание при экспертизе1.Ворощук А.Н. Основы ЦВМ и программирование, М. "Наукаф, 1978,с. 71.2. Преснухин Л.Н, и др. Цифровыевычислительные машины. М "Высшаяшкола", 1974, с. 230 (прототип).