Вычислительный модуль

(51)Я. Кл. С 0 С Г 7/38 соединением заявк вударстеоаЮ квинтет СССР аф Юам кзебретеякй я еткрмтк 1(23) ПриоритетОпубликовано 15,09.81. Бтоллетеиь Р 1 т 3 Дата опубликования описания 25.09,81(54) ВЫЧИСЛИтЕЛЬНЫй ИОДУЛ Однако этофа логических опных чисел, чтограничивающимтн вычислнтел во не реализует ад кодамн.двоич; недостатком,менение в облас-.устройс раций н явлетс его пр ной тех ки. Изобретение относится к вычислительной технике и может использоваться при построении различных цифровыхустройств арифметической и логическойобработки двоичных кодов,Известен арифметический модуль,который содержия два информационныхвхода, вход переноса, 5 управляющихвходов, выход результата и 12 логических элементов И-НЕ. Устройство реализует путеи настройки операцию арифметического сложения и логические операции под кодами двух двоичных чисел 11 1,Недостатком этого устройства является его сложность. Кроме того вустройстве не вырабатывается выходной сигнал переноса, что ограничива-.ет область его применения.Наиболее близким по техническойсущности к предлагаемому являетсяполное сумиирующе-вычислительное устройство, выбранное в качестве прбтотипа, содержащее элемент И и четыре элемента равнозначности, первый вход первого из которых является входом переноса устройства, а второй- управляющим входом устройства, а его выход соединен со входом элемента И, другой вход которого соединен с выходом второго элемента равнозначнос " ти, а выход - со входом третьеГо элемента равнозначности, другой вход которого - управляющий, а выход явля"ется выходом результата устройства, выход четвертого элемента равнозначности является выходом переноса устройства, его первый вход - управляю катй а второй вход соединен с выходом второго элемента равнозначности, входы которого являются первым и вторым информационными входами устройства 1,21Цель изобретения - расширение области применения путем реализации суммирования и логических операций.Поставленная цель достигается тем, что вычислительный модуль, каждый разряд которого содержит первый элемент И и четыре элемента равнозначности, первый вход первого из которых соединен со входом переноса из предыдущего разряда модуля, а выход соединен со входом первого элемента И, другой вход которого соединен с выходом второго элемента равнозначности, выход первого элемента И соединен со входом третьего элемента равнозначности, другой вход которого соединен с,первым управляющим входом модуля, а выход соединен с выходом переноса из данного разряда модуля, выход четвертого элемента равнозначности соединен с выходом данного разряда модуля, а его первый вход соединен со вторым управляющим входом модуля, первый вход второго элемента равнозначности соединен с одним информационным входом модуля, в него введены второй элемент И и пятый элемент равнозначности, первый вход которого соединен со вторым входом первого элемента равнозначности и с другим информационным входом устройства, а выход соединен со вторым входом второго элемента И, выход которого соединен со вторым входом четвертого элемента равнозначности, а второй вход второго элемен.та И соединен с выходом второго элемента равнозначности, второй вход которого соединен с третьим управляющим входом модуля, четвертый управляющий вход которого соединен со вторым входом пятого элемента равнозначности.Такой вычислительный модуль наряду с операцией арифметического сложения реализует 16 логических операций над кодами двоичных чисел.На чертеже представлена схема устройства.Устройство содержит логические элементы равнозначности 1-5, элементы И 6, 7, информационные входы 8 и 9, вход переноса 10, управляющие входы 11-14, выход результата 15 и выход переноса 16. Первый вход элемента равнозначности 1 соединен с управляющим входом 11 модуля, а его второй вход - с информационным входом 8, а выход пятого элемента равнознач 4282 В В А+В Р А Р Р А В ЪВ 4ности 1 соединен со входом элементаИ 6, второй вход которого соециненс выходом элемента равнозначности 2,первый вход которого соединен с управляющим входом 12 устройства, а второй - с информационным входом 8 устройства. Выход элемента равнозначности 2 соединен со входом элементаИ 7, другой вход которого соединенсо входом элемента равнозначности3, первый вход которого соединен синформационным входом 8 устройства,а второй вход - со входом переноса10 модуля, Выходы элементов И 6 и 7соединены с первыми входами элементов равнозначности 4 и 5 соответственно, вторые входы которых соединеныс управляющими входами 13 и 14 устройства соответственно, Выход элементаравнозначности 4 является выходом20результата 15, а выход элемента равнозначности 5 - выходом переноса 16устройства,Устройство работает следующим образом,25На информационные входы 8 и 9 подаются двоичные информационные сигналы А и В, на вход 1 О - сигнал переноса Р. С выхода 15 устройстваснимаетСя сигнал 3 результата опера 30ции, а с выхода 16 - сигнал С переноса в старший разряд. Сигналы настройки О -0, подаются на управляю 1щие входы 11-14 устройства соответственно. Код настройки (сигналы 0 -35 ,04) определяет арифметическую илилогическую операцию, реализуемую ус"тройством. Коды настроек и соответствующие им реализуемые устройствомОперации представлены в таблице.401 Ьодолжение таблипы Операция Формула изобретения 0 АфВ АЧВ 1. 0 АчВ АЧВ 0 0 АЧВ О А+В В А 4 В 0 В А 0 А В 0 1М В 0 0 Схема арифметико-логического модуля путем настройки реализует арифметические операции сложения прямых и обратных кодов двоичных чисел А и В, а также все логические операции над кодами А и В.При выполнении логических операций код настройки задается только сигналами 01-О и не зависит от сигнала И 1, подаваемого на вход 14 устройства.Схема устройства содержит 7 логических элементов с суммарным числом их входов, равным 14, Это значительно меньше, чем у известных вычислительных модулей,Предлагаемое устройство имеет более простую схему по сравнению с известными аналогичными устройства ми. По сравнению с суммирующе-вычитающнм устройством, которое наиболее близко по конструкции к данному арифметико-логическому модулю, оно реализует кроме операций арифмети 864282 6ческого сложения кодой чисел А и Втакже )6 логических операций надэтими кодами, что расширяют областьего применения. Вычислительный модуль, каждый разряд которого содержит первый элементИ и четыре элемента равнозначности,первый вход первого из котор 1 х соединен со входом переноса.из предыдущего разряда модуля, а выход соединен со входом первого элемента И,другой вход которого соединен с выходом второго элемента равнозначностивыход первого элемента Й соединенсо входом третьего Элемента равнозначности, другой вход которого соединен с первым управляющим входоммодуля, а выход соединен с выходомпереноса из данного разряда модуля,выход четвертого элемента равнозначности соединен с выходом данного разряда модуля, а его первый вход соединен со в орым управляющим входоммодуля, первый вход второго элемента равнозначности соединен с одниминформационным вхоДом модуля, о тл и ч а ю щ и й с я тем, что, с целью расширения области примененияпутем реализации суммирования илогических операций, в него введенывторой элемент И и пятый элемент равнозначности, первый вход которого соединен со вторым входом первого элемента равнозначности и с другим информационным входом устсройства, а выходсоединен со вторым входом второгоэлемента И, выход которого соединенсо вторым входом четвертого элементаравнозначности, а второй вход второгоэлемента И соединен с выходом второгоэлемента равнозначности, второй входкоторого соединен с третьим управляю"щим входом модуля, четвертый управляющий вход которого соединен со вторым входом пятого элемента равнозначности.Источники информации,принятые во внимание при экспертизеПатент ФРГ У 1774771,кл, О 06 Г 7/50, 1974,2. Авторское свидетельство СССРУ 667967, кл. 6 06 г 7/50, 1977864282 актор ИДоиа утяга 72 Тираж 748 ПодписноеВНИЦПИ Государственного комитета СССРпо делаю изобретений и открытий113035 Москва, З, Раущская иаб., д, 4/5 Заказ 7794/ Нлнал ППП "Патент, г. Ужгород, ул. Проектная, 4 Я Ь Составитель В,КайдановТехред З.Фанта Корректор В,