Патенты с меткой «схем»
Композиция для золочения металлических поверхностей корпусов интегральных схем
Номер патента: 1828557
Опубликовано: 15.07.1993
Авторы: Абдуллин, Агафонов, Зарицкий, Кощиенко, Тукмачев, Чигонин
МПК: H01B 1/02
Метки: золочения, интегральных, композиция, корпусов, металлических, поверхностей, схем
...кремниевого кристалла к.золотому покрытию до 1,4-2,4 кГс, величина адгезии"5 проволочных выводов соствляет 1-2 г, процент образования эвтектики находится впределах 10 - 21, Выход годных не превышает 52.При содержании этилцеллюлозы более2,63 мас.увеличивается вязкость композиции, при этом величина эдгезии к золотому покрытию поверхности корпуса ИСпроволочных выводов составляет 1 - 2 г, усилие сдвига кристалла кремния 1,8-2,2 кГс,25 качество монтака кристалла кремния попроценту образования эвтектики 34 - 52%,Процент выхода годных не превышает 51.При содержании дибутилфталата менее9,6 мас,0 ухудшается растекаемасть компо 30 зиции по поверхности корпуса ИС, снижается величина адгезии проволочных выводовдо 1-2 г, усилие сдвига кристалла...
Способ изготовления мдп больших интегральных схем
Номер патента: 1295971
Опубликовано: 15.07.1993
МПК: H01L 21/82
Метки: больших, интегральных, мдп, схем
...и выращивают подзатворныйокисел 6 кремния толщиной 0,07 мкмопри 950 С в среде увлажненного кислорода с добавлением хлористого водорода.Фотолитографическим способомвскрывают, контактные окна 7 в слое 6,наносят поликремний толщиной 0,5 мкм,проводят его легирования фосфоромпри 900 С до Кз = 15-40 Ом/ст и формируют затворы 8 иэ поликремния имежсоедицения 9 (поликремниевьтешины),После травления поликремния удаляют с активных областей открытый слойподзатворного диэлектрика 6 и окисел10 на поликремнии путем травленияв буферном растворе на основе фтористоводородной кислоты. После химобработки на всю поверхность структурынаносят пиролитическим разложениемодихлорсилана в аммиаке при 800 Сслой 11 нитрида кремния толщиной0,2 мкм.Затем...
Генератор для объемных интегральных схем
Номер патента: 1830555
Опубликовано: 30.07.1993
Авторы: Газаров, Гвоздев, Кузаев, Подковырин, Чохонолидзе
МПК: H01J 29/00, H03B 7/14
Метки: генератор, интегральных, объемных, схем
...основной ток протекает по внутреннему краю круглых отверстий 5, то потери в резонаторе практически равны потерям в диэлектрике (О 10"). Потери за счет других типов волн исключаются, благодаря выбору запредельных пазмеров слоев диэлектрика б (б Й/2 Ч) и введению поглощающих пленок 7 на внешние стороны металлических слоев 4. Экспериментально получено, что улучшение самофильтрации резонатора 3 достигается при смещении соседних центров круглых отверстий на величину не бол ее 0,14,/1 Я. Рост числа активных элементов 10, включенных в щелевые шлейфы 8 позволяет увеличить выходную мощность генератора, Потери на излучение исключаются благодаря введению со стороны крайних металлических слоев экранов либо . параметры крайнего слоя диэлектрика...
Устройство для контроля цифровых схем
Номер патента: 1833878
Опубликовано: 15.08.1993
Автор: Стукач
МПК: G06F 11/26
Метки: схем, цифровых
...19 дискриминатора 6, вызывая переключение дискриминатора 6 в противоположноесостояние. Это вызывает переключение в противоположное состояние сумматора 8.Кроме того, импульс И 1 проходит через линию 2 в виде импульса ИЗ, который поступает на вход 18 дискриминатора 7 и, пройдя по пути "15-17", поступает на вход формирователя 4 воздействует на вход 19 дискриминатора 7, вызывая переключение дискриминатора 7 в противоположное состояние. Это вызывает переключение в противоположное состояние сумматора 8.В результате сумматор 8 формирует импульс длительностью Т, который проходит через формирователь 5 на выход 13,При этом каждый из дискриминаторов 6 и 7 работает в соответствии с фиг,5, где с,27 и 128 - задержки срабатывания триггеров 27 и 28...
Устройство для программной реализации переключательных схем
Номер патента: 1836679
Опубликовано: 23.08.1993
Авторы: Галяпа, Мариночкин, Смирнов, Сухарев
МПК: G06F 7/00
Метки: переключательных, программной, реализации, схем
..."слева вниз", Эти ответвления обозначены стрелками слева от аргументов Х 2, Х 4, Х 11,В начале вычисления триггера 1 принудительно по первому стробирующему сигналу устанавливается в единичное состояние. В процессе вычисления последовательно по шагам для каждого аргумента переключательной схемы на первый вход блока проверки на нечетность 2 подается сигнал "ответвление справа", на второй - "значение аргумента, указанного на лестничной диаграмме" и на третий - действительное состояние аргумента, Если для какого-либо аргумента "действительное состояние аргумента не совпадает с знэчением аргумента, указанного на лестничной"нулевые" сигналы с выхода триггера 1 и ячейки памяти 4 организуют работу мультиплексора 5 таким образом, что на первый...
Устройство для встроенного контроля цифровых схем
Номер патента: 1836685
Опубликовано: 23.08.1993
МПК: G06F 11/26
Метки: встроенного, схем, цифровых
...воздействия в виде двоичных наборов. При этом устройство для контроля цифровых схем использует часть рабочих воздействий для тестирования обьекта при его функционировании без дополнительных временных затрат на тестирование, Блок 2 сравнения сопоставляет двоичные наборы на входе 12 с первым значением КТП на выходе генератора 3, Как только на вход контролируемого обьекта 1 поступает набор, совпадающий с первым значением КТП, на выходе блока 2 сравнения; оявляется единичный потенциал (фиг,б), который разрешает прохождение следующего синх 18366855 10 15 20 25 30 35 40 45 50 55 раимпульса, являющегося инициатором смены входного набора на входе 12, через элемент 6 на тактовые входы блоков 3 и 4, Затем по заднему фронту этого...
Устройство для функционального контроля больших интегральных схем
Номер патента: 1838796
Опубликовано: 30.08.1993
МПК: G01R 31/28, G01R 31/318
Метки: больших, интегральных, схем, функционального
...происходит сравнение выходного сигнала с микросхемы с логическими уровнями "1" и "О". задаваемыми источниками 21, 22 опорных напряжений, Сравнение сигнала проверяемой микросхемы с опорным уровнем осуществляется в момент прихода сигнала стробирования компаратора с управляющих входов 24 (фиг, 2, в) или 25 (фиг. 2, г),Пусть п-й импульс синхронизации установил счетный триггер 18 в состояние, когда на прямом выходе счетного триггера 18 устанавливается нуль, а на инверсном - единица (фиг, 2, д, е). При этом и-й импульс синхронизации, проходя через элемент И 19, формирует импульсы сброса элементов памяти 10, 12, устанавливая на их выходе состояние "ГОДЕН" (логическая "1" на выходе элемента памяти) (фиг, 2, з), Задержанный элементом...
Способ изготовления структур кмоп больших интегральных схем
Номер патента: 1431619
Опубликовано: 15.10.1993
Авторы: Ачкасов, Гитлин, Кадменский, Левин, Остроухов
МПК: H01L 21/8238
Метки: больших, интегральных, кмоп, структур, схем
...стравливают первый подзатворный слойоксида кремния б с активных областей 15 на подложке 1 и карманах 5 (см, фиг.5). После химической отмывки окислением в водяном 25 паре при 800 С на поликремнии 12 выращивают слой изолирующего оксида кремния 16 толщиной 0,25 мкм и при 1000 ОС в кислороде выращивают второй слой подзатворного оксида кремния 17 на активных областях 15 З 0 толщиной 60 нм (см. Фиг.б). Пиролизом моносилана при пониженном давлении осаждают второй. защитный слой поликремния 18 толщиной 0,1 мкм, на котором формируют фоторезистивную маску 19, закрываюЗ 5 щую активную область карманов 5, иионной имплантацией бора (60 кэВ;0,02 мК "см ) проводят подгонку порогового напряжения транзисторов, формируемых в подложке 1, создавая области...
Способ сборки элементов полупроводниковых приборов и гибридных интегральных схем
Номер патента: 1480679
Опубликовано: 15.10.1993
Авторы: Аросев, Дорогутин, Кравчук, Филоненко
МПК: H01L 21/603
Метки: гибридных, интегральных, полупроводниковых, приборов, сборки, схем, элементов
...аргон под давлением 2,5 кгс мм (фиг. 3). Проходя канал 4 инст 2румента, обогреваемого кольцевым нагре вателем 5, гаэ нагревается до 250 С и оказывает давление на всю поверхность крисалла. Температура подложки 1 при подаче нагретого газа поднимается до 390 С и на границе контактных поверхностей обра эуется жидкий слой 6 электрического состава, В момент образования этого слоя кольцевой нагреватель инструмента отключается и жидкий слой затвердевает под давлением холодного газа (фиг. 4). Затем газ 45 отключается и инструмент возвращается на исходную позицию для захвата очередного кристалла (фиг. 5). Для получения сравнительных данных, характеризующих различные варианты изобретения, параллельно 50проводилась сборка однотипных структур при...
Способ получения структур для интегральных схем с диэлектрической изоляцией элементов
Номер патента: 2002340
Опубликовано: 30.10.1993
Автор: Сероусов
МПК: H01L 21/76
Метки: диэлектрической, изоляцией, интегральных, структур, схем, элементов
...диоксида кремния толщиной, большей45 глубины рельефа, соединение подложекмежду собой, термическую обработку поддавлением и вскрытие областей монокристаллического кремния, после формирования слоя поликристаллического кремния50 толщиной на 5-100% больше глубины рельефа на соединяемые стороны наносят соединительный слой толщиной 5-95% отглубины рельефа подложки, следующего состава, мас,%:55 Оксид бора 3-5,Спирт 97-95а термообработку проводят в азотной средес расходом азота(5,6-83) х 10 м Ус,Применение раствора оксида бора указанного состава в качестве основы соедини 2002340тельного слоя позволяет избежать высокоточной полировки кремниевых пластин, необходимости удалять наружный слой полировки и фаску, образующуюсяпри полировке по...
Способ получения структур для интегральных схем с диэлектрической изоляцией элементов
Номер патента: 2002341
Опубликовано: 30.10.1993
Автор: Сероусов
МПК: H01L 21/76
Метки: диэлектрической, изоляцией, интегральных, структур, схем, элементов
...счет продуктов газовыделения и, следовательно выхода годных структур.В предлагаемом способе получения структур для интегральных схем с диэлектрической изоляцией элементов, включающем механическую обработку подложек кремния, формирование на поверхности монокристаллической подложки рельефа с углублениями и скрытого слоя, формированиеслоя диоксида кремния толщиной, большей глубины рельефа, соединение подложек между собой, термообработку под давлением и вскрытие областей монокристаллического кремния, после формирования слоя поликристаллического кремния на соединяемые стороны наносят дополнительный слой диоксида кремния и соединительный слой толщиной 5-95,4 от глубины рельефа подложки следующего состава, мас,Д:Оксид бора 3-5Порошок...
Способ изготовления интегральных схем
Номер патента: 667011
Опубликовано: 30.11.1993
Автор: Черный
МПК: H01L 21/306
Метки: интегральных, схем
...пленки. разде-.., ных областей.:.:.:. ;-, . лительных канавок, прй:этом проиеходитДля точного определения момента.", йолная электрическая изоляция -Структур.окончания сошлифовки монокристалла на .,;Таким образом, глубина изолированных об: . фоторезисторной маске располагают окна .:;: ластей монокристалла определяется глуби- "под контрольные углублениятакой формы и З 0ной вытравлейного рельефа и не зависит отразмеров,:чтобы йри .травлении раздели- ": прогиба подложки.На:поверхности.вскры-тельныхканалов на заданную глубйну конт- :, :. той пластины: находятся изолированнйе об-.рольные углубления изготавливалйсь на , ласти, разделенвые промежутками окйсла,.номинальнуа глубину зз 4 егания.монокри : который образовался:при:окислении...
Способ изготовления интегральных схем
Номер патента: 1340477
Опубликовано: 30.11.1993
Авторы: Голубев, Латышев, Ломако, Прохоцкий, Савенок, Тарасова
МПК: H01L 21/26
Метки: интегральных, схем
...области базы и коллектора транзисторов радиационных дефектов, концентрацией которых управля;от выбором флюэнса облучения, отличаощийся тем, что, с целью повышения воспроизводимости параметров при увеличении быстродействия, после операции соединения элементов проводящими дорожками по всей поверхности схемы наносят защити-перехода составляет 1,80,2 мкм, толщина активной базы - "О,9-1 мкм,С помощью фотолитографии вскрьвают контактные окна над коллекторной, базовой и эмиттерной областями транзисторов и контактными площадками резисторов, напыляют металлизацию, по которой создают электропроводящие дорожки, обеспечиваощие в нужной последовательности соединенля между элементами интегральной схемы ИС. Далее наносят по асей поверхности схемы слой...
Способ изготовления интегральных схем
Номер патента: 1223784
Опубликовано: 30.11.1993
Авторы: Латышев, Ломако, Прохоцкий, Соловьев, Тарасова
МПК: H01L 21/26
Метки: интегральных, схем
...1,х В:.О/ай ОК И 1 СОКОГО ) 1)ОИ 1(1;,;,;. - ВХОДЦОИ 1к низкого ровня Па 1 л 0)(Оццае цаг)р 1)ке 1 Р 18 питацР 1/ сост 1 ляла - 5,2 В, 1-а 1 ластице и)з)0 ци/1 и 00 р 1 "1 ую 1 рОВ-Ок)/ ).ехцэ фн" ;ци 01 иравацие и строили Г 1 стООГрдмлы РзсгРеДеле 11 Я :ЗРамт08 Г 10 Ос) аткла" дывд/и 0 цашециа числа фу ц:;Р 01 иру 10- 1 ЗМ 80 Е 1)/ Г)аРаМетРКГОлнаму чис.)схем ца 1;лзстице, па Оси Х - 3; ач 811 я а 18 лиг ируемаГО Г 1 арз/18;ра. г 13- ,)акааКУ , ГОДЫе) 8 1 Ы 1 ЗОВОДРОи ( 11ЛСсл 1 С) У Ь й Я"О 1 /1 У, 1 ак, 111;)им 3 р, па ) эза)1 цым Т)ГОДными язля 10 тс /С с гзлР;янам)1 Й,х1,6 В, ), ,50 мкА.ИсОльзавание в техцалаРчес ам працсссе Операций )адиациацна"термической Обрабг)ткиицтегрэльцы;пагак .=- 1,0 х 10 час Ги -.; см 1 Р) /д0 Сп в 1 дР)ла...
Способ обнаружения влаги в корпусах интегральных схем
Номер патента: 1839241
Опубликовано: 30.12.1993
МПК: G01R 31/28
Метки: влаги, интегральных, корпусах, обнаружения, схем
...температур в нижней части корпуса ИС, к которой примыкает кристалл с внутренней стороны, и верхней части корпуса. При охлаждении нижней части корпуса и кристалла до точки росц на ее внутренней стороне и поверхности структуры происходит преимущественное осаждение влаги иэ внутрикорпусного объема. Осаждаемая влага выделяет тепло, стабилизирующее температуру поверхности структуры около точки росы Тр.Термочувствительный параметр (ТЧП) Орд характеризует температуру Т приповерхностного слоя структуры. Модуль его производнойОпрУменьшается в области точки росы (Т = Тр) и увеличивается при ТТр, когда процесс осаждения влаги в основном завершен. На двухкоординатном самописце 5 регистрируют зависимость -Ооряц от Одрях(криваяна фиг,1), которой...
Способ изготовления кремниевых структур с диэлектрической изоляцией компонентов интегральных схем
Номер патента: 1471901
Опубликовано: 15.02.1994
Авторы: Брюхно, Громов, Добровичан, Коновалов, Опалев, Шер
МПК: H01L 21/82
Метки: диэлектрической, изоляцией, интегральных, компонентов, кремниевых, структур, схем
СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВЫХ СТРУКТУР С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на кремниевой монокристаллической подложке диэлектрического слоя, изготовление из этого слоя маски с окнами для вытравливания разделительных канавок, вытравливание в подложке разделительных канавок, формирование маски с окнами для вытравливания подложки при получении монокремниевых участков с уменьшенной толщиной, формирование монокремниевых участков с уменьшенной толщиной вытравливанием подложки через окна маски, заращивание окон этой маски оксидом кремния, осаждения на полученный рельеф опорного слоя поликремния, удаление части подложки до вскрытия монокремниевых участков с уменьшенной и увеличенной толщиной,...
Способ изготовления кремниевых структур с диэлектрической изоляцией компонентов интегральных схем
Номер патента: 1480683
Опубликовано: 15.02.1994
Авторы: Прокофьев, Урицкий, Шаталов
МПК: H01L 21/82
Метки: диэлектрической, изоляцией, интегральных, компонентов, кремниевых, структур, схем
СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВЫХ СТРУКТУР С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ ИНТЕГРАЛЬНЫХ СХЕМ, включающий вытравливание в кремниевой подложке рельефа, формирование на рельефе слоя изолирующего оксида кремния, осаждение легированного слоя поликремния, наращивание опорного слоя поликремния, удаление части подложки с вскрытием монокремниевых участков, отличающийся тем, что, с целью улучшения электрических характеристик интегральных схем за счет уменьшения и стабилизации заряда в слое изолирующего оксида кремния, слой легированного поликремния осаждают толщиной 0,5 - 2,0 мкм, а в качестве легирующего элемента используют бор с концентрацией в слое поликремния 1017 - 2
Способ изготовления высоковольтных интегральных схем с диэлектрической изоляцией
Номер патента: 1739805
Опубликовано: 30.04.1994
МПК: H01L 21/76
Метки: высоковольтных, диэлектрической, изоляцией, интегральных, схем
СПОСОБ ИЗГОТОВЛЕНИЯ ВЫСОКОВОЛЬТНЫХ ИНТЕГРАЛЬНЫХ СХЕМ С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ, включающий нанесение на кремниевую монокристаллическую пластину n-типа проводимости защитного покрытия, фотолитографию по защитному покрытию, вытравливание разделительных канавок, удаление защитного покрытия, формирование на полученном рельефе высоколегированного слоя n-типа проводимости, формирование диэлектрической пленки на основе оксида кремния, формирование на поверхности пластины областей монокристаллического кремния, соответствующих расположению мощных высоковольтных транзисторов, эпитаксиальное наращивание кремниевой подложки с монокристаллическими и поликристаллическими участками, удаление монокристаллической кремниевой пластины до вскрытия дна...
Способ изготовления структур мдп-интегральных схем
Номер патента: 1410783
Опубликовано: 30.05.1994
Авторы: Гогиберидзе, Красножон, Паринов, Хворов
МПК: H01L 21/82
Метки: мдп-интегральных, структур, схем
СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУР МДП-ИНТЕГРАЛЬНЫХ СХЕМ, включающий последовательное формирование на рабочей стороне кремниевой подложки слоев двуокиси кремния, фоторезиста, нитрида кремния и поликремния, плазмохимическое травление этих слоев, формирование областей МДП-транзисторов и контактов к ним, отличающийся тем, что, с целью увеличения выхода годных структур за счет предотвращения электрического пробоя слоев двуокиси кремния толщиной до 75 нм на рабочей стороне подложки при плазмохимическом травлении, перед плазмохимическим травлением на обратной стороне подложки формируют слой двуокиси кремния в виде равномерно распределенных по площади участков толщиной не менее, чем на рабочей стороне подложки.
Способ формирования металлизации межсоединений для интегральных схем
Номер патента: 1707995
Опубликовано: 30.07.1994
Авторы: Валеев, Глебов, Железнов, Кузьмин, Лезгян, Фишель, Хрусталев
МПК: C23C 14/35
Метки: интегральных, межсоединений, металлизации, схем, формирования
...камере держать относитезльно высокое рабочее давление (7 10 - 1 10) мм рт.ст, и обеспечивать откачку диссорбированных атомов гаэоотделения со стенок рабочей камеры при значительном их нагреве во время процесса распыления сплавной мишени АТ 0,5, для стабильности режимов распыления подбирают размер щели между рабочей и общей камерами или в камере делают калибровочное отверстие, чтобы одновре 10 15 20 25 30 35 40 менно обеспечить сопротивление газовому потоку откачки и выдержать необходимый перепад давлений. При этом необходимо отрегулировать подачу плазмообраэующего Аг и откачку потока газоотделений, при этом необходимым условием является Ррвб.квмерыРдегвзвции+ Р дг где РдгРдегазвций активных примесей, в составе Рдегвзвции пик М 2 должен...
Способ изготовления межсоединений интегральных схем
Номер патента: 1695777
Опубликовано: 30.07.1994
Авторы: Загороднев, Кузнецов, Сулимин, Фатькин, Фишель, Шишко
МПК: H01L 21/28
Метки: интегральных, межсоединений, схем
СПОСОБ ИЗГОТОВЛЕНИЯ МЕЖСОЕДИНЕНИЙ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на подложке с активными и пассивными элементами проводников, формирование межуровневой изоляции путем нанесения первого диэлектрического слоя, сглаживания рельефа и нанесения второго диэлектрического слоя, формирование межуровневых окон и проводников верхнего уровня, отличающийся тем, что, с целью повышения надежности и выхода годных изделий, первый диэлектрический слой наносят толщиной 0,6 - 0,8 толщины межуровневой изоляции, а сглаживание рельефа осуществляют методом магнетронного ВЧ-распыления части первого диэлектрического слоя в среде аргона или удельной мощности на подложке 0,7 - 3 Вт/см2, давлении 1 - 4
Способ создания металлизации интегральных схем
Номер патента: 1477175
Опубликовано: 30.07.1994
Авторы: Алексеев, Валеев, Гущин, Сулимин, Шишко
МПК: H01L 21/28
Метки: интегральных, металлизации, создания, схем
1. СПОСОБ СОЗДАНИЯ МЕТАЛЛИЗАЦИИ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование на полупроводниковой подложке с активными и пассивными элементами проводников различной ширины, нанесение диэлектрической пленки, нанесение пленки резиста, локальное удаление пленки резиста с использованием литографического процесса, формирование органической пленки из жидкой фазы, одновременное травление органической и диэлектрической пленок до вскрытия проводников, отличающийся тем, что, с целью повышения надежности и процента выхода годных схем за счет улучшения планаризации рельефа проводников, локальное удаление пленки резиста проводят над центральной частью поверхности проводников так, что оставшаяся часть пленки резиста покрывает пространство между...
Устройство для установки триггерных схем в исходное состояние
Номер патента: 1109017
Опубликовано: 30.08.1994
МПК: G05F 1/46, H02M 3/24, H03K 21/38 ...
Метки: исходное, состояние, схем, триггерных, установки
1. УСТРОЙСТВО ДЛЯ УСТАНОВКИ ТРИГГЕРНЫХ СХЕМ В ИСХОДНОЕ СОСТОЯНИЕ, содержащее источник электропитания и блок формирования установочного импульса, состоящий из компаратора и резистивного делителя напряжения, средним выводом подключенного к одному из входов компаратора, а одним из крайних выводов - к одной из выходных шин питания источника электропитания, причем один из питающих входов компаратора соединен с другой выходной шиной питания источника электропитания, другой питающий вход компаратора - с другим крайним выводом резистивного делителя, а выход компаратора соединен с выводом для подключения к шине уставки триггерных схем в исходное состояние, отличающееся тем, что, с целью повышения надежности работы триггерных схем путем запрещения...
Способ изготовления структур матричных больших интегральных схем
Номер патента: 1738042
Опубликовано: 15.09.1994
Авторы: Ачкасов, Мешеряков, Цыбин
МПК: H01L 21/82
Метки: больших, интегральных, матричных, структур, схем
СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУР МАТРИЧНЫХ БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование полевого и затворного слоев окида кремния, поликремниевых областей, диффузионных областей стока и истока и металлизации, отличающийся тем, что, с целью повышения плотности упаковки активных элементов схем без снижения радиационной стойкости БИС за счет уменьшения площади пассивных областей и упрощения способа за счет снижения требований к величине концентрации примеси в подложке, полевой слой оксида кремния в накопителе матрицы формируют только под областями контактов поликремния с металлизацией со смешением относительно поперечной оси канала транзисторов на величину не менее половины длины канала, поликремниевые области формируют с перекрытием...
Паяный узел высокотемпературных вакуумных интегральных схем
Номер патента: 1478885
Опубликовано: 30.10.1994
Авторы: Говядинов, Григоришин, Дубровенская, Полевская
МПК: H01J 5/00
Метки: вакуумных, высокотемпературных, интегральных, паяный, схем, узел
ПАЯНЫЙ УЗЕЛ ВЫСОКОТЕМПЕРАТУРНЫХ ВАКУУМНЫХ ИНТЕГРАЛЬНЫХ СХЕМ, содержащий диэлектрические подложки, расположенные параллельно одна другой с соосными отверстиями, тонкопленочные контактные площадки, выполненные вокруг отверстий с обеих сторон каждой подложки, ограничивающие покрытия, выполненные на контактных площадках, и металлический штыревой вывод, запаянный в отверстия подложек, отличающийся тем, что с целью повышения надежности, ограничивающее покрытие выполнено толщиной не менее 0,3 мкм из металлов элементов 5,6 периодов V, VI и VII групп с незаполненной d-оболочкой, на которые нанесено дополнительное покрытие из материала, образующего с материалом припоя твердый раствор, причем площадь дополнительного покрытия выбрана меньшей площади...
Способ изготовления p-канальных мдп больших интегральных схем
Номер патента: 1644706
Опубликовано: 15.12.1994
МПК: H01L 21/82
Метки: p-канальных, больших, интегральных, мдп, схем
СПОСОБ ИЗГОТОВЛЕНИЯ P-КАНАЛЬНЫХ МДП БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий формирование в кремниевой подложке активных и полевых областей, формирование подзатворного оксида кремния, буферных поликремниевых областей над каналами активных МДП-транзисторов, вскрытие контактных окон, формирование алюминиевой разводки с образованием МДП-транзисторов, отличающийся тем, что, с целью повышения надежности МДП интегральных схем за счет повышения порогового напряжения высоковольтных паразитных МДП-транзисторов, одновременно с формированием буферных поликремниевых областей формируют поликремниевые области над каналами высоковольтных паразитных МДП-транзисторов, после чего осаждают слой пиролитического оксида кремния, проводят его термообработку и...
Способ изготовления структур кремниевых интегральных схем с диэлектрической изоляцией компонентов
Номер патента: 1222149
Опубликовано: 30.12.1994
Авторы: Брюхно, Жарковский, Комаров, Сахаров, Шер
МПК: H01L 21/74
Метки: диэлектрической, изоляцией, интегральных, компонентов, кремниевых, структур, схем
СПОСОБ ИЗГОТОВЛЕНИЯ СТРУКТУР КРЕМНИЕВЫХ ИНТЕГРАЛЬНЫХ СХЕМ С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ, включающий формирование в монокристаллической кремниевой пластине локальных скрытых слоев, вытравливание канавок в пластине, защиту полученного рельефа диэлектриком, осаждение со стороны рельефа поликристаллического кремниевого опорного слоя, формирование монокристаллических областей, формирование в этих областях р-п-переходов, отличающийся тем, что, с целью увеличения выхода годных структур и надежности интегральных схем путем повышения напряжения пробоя р-п-переходов, канавки вытравливают в пластине на расстоянии от локальных скрытых слоев, не меньшем глубины проникновения примеси скрытых слоев в пластину, после проведения операций защиты...
Способ получения разводки тонкопленочных гибридных интегральных схем
Номер патента: 1748623
Опубликовано: 20.02.1995
Авторы: Быковский, Козленков, Корпухин, Николаев, Полищук, Соколов
МПК: H05K 3/02
Метки: гибридных, интегральных, разводки, схем, тонкопленочных
СПОСОБ ПОЛУЧЕНИЯ РАЗВОДКИ ТОНКОПЛЕНОЧНЫХ ГИБРИДНЫХ ИНТЕГРАЛЬНЫХ СХЕМ, включающий испарение мишени из меди в вакууме, осаждение ее паров на полиимидную подложку, гальваническое осаждение слоя меди и формирование рисунка разводки методом фотолитографии, отличающийся тем, что, с целью повышения качества разводки за счет увеличения адгезии меди к подложке и уменьшения изменения линейных размеров подложки, испарение мишени проводят импульсным лазерным излучением при плотности потока энергии на поверхности мишени 109 - 1010 Вт/см2, а температура подложки в процессе осаждения равна комнатной.
Способ получения структур арсенида галлия для интегральных схем на основе полевых транзисторов шоттки
Номер патента: 1825234
Опубликовано: 27.03.1995
Авторы: Воронин, Губа, Плахотная
МПК: H01L 21/18
Метки: арсенида, галлия, интегральных, основе, полевых, структур, схем, транзисторов, шоттки
...Е 12 п 1=10 г см г и пг=104 см ш. Суммарная35 40 45 50 55 5 10 15 20 25 30 заданная толщина буферного слоя равна 1 мкм, толщина каждой области (подслоя) порядка 0,14 мкм, В эпитаксиальную установку С 2877 подают водород, включают печь и выводят ее в рабочий температурный режим (температура источника 780 С, зоны роста 690 С), Через шлюзовое устройство на пьедестале устанавливают подложку ОаАз марки АГПЧ-12-18 (100), затем пьедестал помещают в зону роста. По достижении подложками температуры 690 С с помощью программы производят пуск ростовой (Нг+АзСз) и регулирующей (Нг+Аз 4) парогазовой смеси и проводят наращивание эпитаксиальных структур, управляя концентрацией глубоких уровней Е 12. Для получения в подслое концентрации глубоких...
Способ изготовления мдп-больших интегральных схем
Номер патента: 1436768
Опубликовано: 09.06.1995
Авторы: Вахтель, Гитлин, Ивакин, Кадменский, Колесников, Левин, Лобов, Остроухов
МПК: H01L 21/268
Метки: интегральных, мдп-больших, схем
СПОСОБ ИЗГОТОВЛЕНИЯ МДП-БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ (МДП-БИС) с пороговым напряжением Uо, включающий формирование в кремниевой пластине областей истока, стока и слоя подзатворного диэлектрика, формирование металлизированной разводки и подгонку порогового напряжения путем облучения пластины рентгеновским излучением, отличающийся тем, что, с целью уменьшения разброса параметров МДП-БИС и увеличения процента выхода годных, облучение рентгеновским излучением проводят до дозы насыщения, затем снимают гистограмму распределения порогового напряжения МДП-БИС на пластине, определяют по гистограмме величину минимального порогового напряжения Uмин и разность