Патенты с меткой «схем»

Номер патента: 980084

Опубликовано: 07.12.1982

Автор: Литвин

МПК: H03M 13/51

Метки: диагностики, многоярусных, неисправностей, пирамидальных, схем

...4, выходы элементов ИЛИ 28 соединены со входами регистра 3.Устройство работает следующим образом.Назначение блока 2 приоритета следующее.Появление неисправности в матрице любого яруса пирамидальной схемы вызывает появление ошибки в матрицах, связанных с ней, всех последующих старших ярусов. Блок 2 блокирует появление ошибки на всех последующих выходах, отдавая приоритет ошибке с яруса, в котором находится источник ошибки - неисправная матрица.Каждому состоянию счетчиков 7,1, 7.2 и сумматора 8 соответственно О,и ф на,выходе дешифраторов 9.1, 9.2 и 9.3 соответствует позиционный код сс, , 1,",где =ЫфиОЦР, р(д, +диод РВыходы дешифраторов 9.1-9 3 пред. ставляющие каждый прямую и инверсную группу по Р шин в каждой, соединены со входами...

Номер патента: 985755

Опубликовано: 30.12.1982

Авторы: Гаврилов, Скороходова

МПК: G01R 31/303

Метки: интегральных, параметрического, схем

...регистра 3 и сдвигает единицув сдвиговом регистре 2 на один разряд. Сдвиговый регистр 2 через коммутатор 7 подключает выводы интегральной схемы 6 к измерителю 4. Кроме того, сдвиговый регистр 2 черезкоммутационную планку 10, соединенс регистром 17, который задает режим измерений на программируемыйблок 11 питающего напряжения,подключаемый к выводам интегральной схемы 6 через измеритель 4, для задания измерительного напряжения. Триггер 5 блокирует выход измерителячерез схему И 16 и открывает элемент И 14 по одному входу, При этомна другой вход элемента И 14 подаетсясигнал с коммутационной планки 10.По этому сигналу разрешается подачанапряжения с блока 12 питающего напряжения через электронный ключ 8на подложку ИС 6.Подача напряжения...

Номер патента: 985764

Опубликовано: 30.12.1982

Авторы: Бутаков, Флейш

МПК: G05B 23/02

Метки: параметров, схем, электронных

...необходимой ЦАПублока 8 для отработки цифрового кода,выдает на блок 9 сигнал запуска. Ре-.зультат измерения поступает в блок 15,где происходит его сравнение с предельными значениями сигнала, записанными в регистрах 17 и 18, при этомвозможны три комбинации: измеренноезначение больше верхнего предельногозначения, измеренное значение меньшенижнего предельного значения, измеренное значение находится в заданном интервале допустимых значений,8 первом случае блок 15 выдает науправляющий вход реверсивного счетчика 16 сигнал вычитания, а на счетныйвход - одиночный импульс ЦАП отрабатывает новое уменьшенное на 1 знацение цифрового кода, затем блок 15вновь запускает блок 9. Отслеживание 5 98576В состав УВМ входят блок 19 управления, блок 20...

Номер патента: 993176

Опубликовано: 30.01.1983

Авторы: Жердев, Креденцер, Лучко

МПК: G01R 31/316

Метки: аналоговых, схем

...следующим образом,Для каждого конкретного типа схемы предварительно определяют экспериментальным или расчетным путем порогфункционирования, время задержкикаждого из каскадов, входящих в состав контролируемой схемы,На входы контролируемой схемы 4от программируемого источника 3подают напряжение питания, а от генератора 2 - рабочий сигнал в видерадиоимпульса длительностью 7 равной времени задержки контролируемой схемы 4, кбторсе слагается извремен задержкиТ; входящих в конт" 60ролируемую схему 4 последовательносоединенных каскадов.В процессе контроля напряжениепитания Ц, скачкообразно изменяютот уровня О, равного порогу функ ционирования схемы 4, до номинального уровняО (фиг. 2,а ) и посредством нормализованных единичных сигналов,...

Номер патента: 999181

Опубликовано: 23.02.1983

Автор: Гончаров

МПК: H05K 1/18

Метки: зондовое, интегральных, параметров, схем, электрических

...контроля электрическихпараметров интегральных схем, снабжено шарнирно закрепленным на основаниидополнительным рычагом с пазом и штифтом, закрепленным нв подвижной головке и размещенным в пазу дополнительного рычага, взаимодействующего с роликом механизма подъема головки,На чертеже изображно предлагаемоеустройство,Зондовое устройство для контроля электрических параметров интегральных схем,содержит основание 1, ц направляющих2 которого размещена подвижная головка 3 со штифтом 4, Головка 3 снабженаупругими контактами 5, служащими дляподключения к измерительной системе,Штифт 4 размещен в пазу рычага 6, который с помощью шарнира 7 соединен соснованием 1. Рычаг 6 взаимодействуетс механизмом подъема головки, состоящим из качающегося рычага 8 с...

Номер патента: 1001525

Опубликовано: 28.02.1983

Автор: Каневский

МПК: H05K 3/02

Метки: печатных, способа, схем, электролит, этого

...одновременное травление пробельных участков проводят в азотной кислоте, а удаление защитной маски изсплава хромомолибден проводят врастворе соляной кислоты, далее про 0 мывают плату и обслуживают проводники,Предлагаемый способ позволяет повысить качество рисунка схемы и обеспечивает изготовление печатных схем15 как позитивным, так и негативнымспособом, а также позволяет полностьюисключить расходование серебра и олова при изготовлении печатных схем,350-400 1,5-2,0 Хромовый ангидридСерная кислота 20-25 Серная кислота 20 Формула изобретения Серная кислота 1,5" 2,0 Молибденоваякислога 1,0-3,0 Гидроокись натрия 40-60 В пределах граничных значенийкомпонентов осаждаемый слой хромомолибдена получается качественным,равномерным.При...

Номер патента: 1002991

Опубликовано: 07.03.1983

Авторы: Азбель, Пашковский, Тарасов, Хрусталев, Шапиро, Яковлева

МПК: G01R 31/30

Метки: пороговых, радиоэлектронных, схем, уровней

...вариант выполнения элемента И 8 и блокастробирования на транзисторах 17 и 2518: на базу транзистора 17 подаетсянапряжение с выхода ЦАП б, а на базутранзистора 18 в качестве стробирующих поступают испытательные импульсы с выхода элемента И 8.При подаче на базу транзистора 18высокого потенциала (фиг. 3) этоттранзистор открывается и шунтируетвыход эмиттерного повторителя натранзисторе 17, нри этом напряжениена эмиттере близко к нулю, Когда жена базу транзистора 18 подается низкий потенциал О, транзистор 18 закрыт и не шунтирует цепь эмиттератранзистора 17, при этом напряжениес базы транзистора 17 проходит на 40выход повторителя. В результате этогона выходе эмиттерного повторителя 17,.т.е. на выходе блока 9 стробирования,формируется...

Номер патента: 1008823

Опубликовано: 30.03.1983

Авторы: Зырянов, Орлов

МПК: H01L 21/77

Метки: интегральных, кассета, схем

...направляющие ребра 5, выполненные из металла для снятия статэлектричества. С противополож; ных сторон основания 1 между каждой парой направляющих ребер 3 н углубле-. 65 ниях установлены фиксирующие замки б Г-образной формы, которые установлены на оси 7 и снабжены пружиной 8, С обратной стороны основания имеются прорези 9, в которых закреплены оси 7.Крышка 2 фиксируется на основании с Помощью штифтов 10 и отверстий 11.Крышка устанавливается так, что между направляющими ребрами основания и крышки имеется зазор 12, который задается упорными ножками 13 . Величина зазора зависит от толщины выводон . Каждая пара направляющих ребер основания и крышки в сборе образует закрытый канал для интегральных схем, который соответствует размеру корпуса...

Номер патента: 1010602

Опубликовано: 07.04.1983

Авторы: Ларичев, Родин

МПК: G05B 23/02

Метки: автоматизированная, параметров, схем, электронных

...первого коммутатора), 1 йразряды изм. поступают с соответствующих выходов блока 8 (на фиг. 1 спервых выходов. блока 8).Блок 5 предназначен для храненияадресных кодов, если адресная шинаУВМ 2 совмещена с шиной данных,как,например, и микроЭВМ Электроника 6 ОНЦ-ОЗД, Запись информации в регистрадреса осуществляется по сигналамСПР и ТО, поступающих от УВМ 2. фор-мирователь 18 входящий в состав блоЯка 5, осуществляет задержку сигнала 65 СПР на время 0,5 - 1 мкс и вьщает его обратно в УВМ 2 в виде сигнала ПТР, который информирует УВМ 2 а том, что переданная информация (адрес) принята,Первый коммутатор 6 предназначендля коммутации входов-выходов объекта контроля к соответствующим выходам блока 3, к соответствующим выходам блока 7, к...

Номер патента: 1012264

Опубликовано: 15.04.1983

Авторы: Дуда, Олейко, Опаец, Столяров

МПК: G06F 11/26

Метки: проверки, сравнения, схем

...для проверки схемсравнения работает следующим образом,Перед началом проверки схемы 2сравнения счетчик 1 и триггеры 3и 4 устанавливаются в нулевое положение (цепи сброса на чертеже непоказаны). При этом на единичном выходе второго триггера 4 будет нулевой сигнал, т.е. на второй группевходов проверяемой схемы 2 сравненияесть нулевое число. Следовательно,на первую и вторую группы входов проверяемой схемы 2 сравнения поступаютнулевые числа, вследствие чего навыходе этой схемы 2, сравнения долженбыть нулевой сигнал при ее исправнбмсостоянии. Одновременно на единичныхвыходах триггеров З.и 4, а следовательно, и на выходе первого элемента И 5 есть нулевые сигналы. Такимобразом, на оба входа элемента 7 неравнозначности поступают нулевые...

Номер патента: 1013916

Опубликовано: 23.04.1983

Авторы: Кабанов, Поволоцкий

МПК: G05B 23/02

Метки: параметров, схем, электрических, электронных

...источников напряжения и тока и измерительного блока а управляющие - с выходами соответствующих триггеров блока триггеров, единичный вход которого подключен к первому выходу блока согласования, подключенного вторым выходом через блок управления к первому входу блока элементов ИЛИ, второй вход которого соединен с третьим выходом блока согласования, первый выход - с обнуляющим входом блока триггеров, а второй выход - с входами начальной установки программных источников напряжения и тока и измерительного блока, введены аналоговые запоминающие блоки, тестовый модуль и дополнительные коммутационные элементы, сигнальные выходы которых подключены через выходы основных коммутационных элементов, соединенных с измерительным блоком, к...

Номер патента: 1013956

Опубликовано: 23.04.1983

Авторы: Дракова, Киселев, Королев, Русанов, Хайдаров

МПК: G06F 11/30

Метки: логических, схем

...регистра и третьим входом третьего коммутатора, выходы которого соединены с входами второго и третьегоэлементов И и третьего счетчика, третий выход второго дешифратора соединен с входом второго компаратора и черезвторой элемент И - с входом четвертого коммутатора, первый выход которого через второй компаратор сое 10 динен с первым выходом устройства,четвертый выход второго дешифраторачерез третий счетчик соединен с вто"рм входом второй памяти и вторымвходом второго дешифратора, пятый15 выход которого соединен с вторымвходом блока ввода, третий выходкоторого соединен с первым входомтриггера, выход которого соединенс третьим входом второй памяти ичерез третий элемент И - с четвертым входом второй памяти, выход,которой соединен с...

Номер патента: 1015386

Опубликовано: 30.04.1983

Авторы: Белалов, Рудаков, Саламатов, Чалчинский

МПК: G06F 11/30, G11C 29/00

Метки: памяти, проверки, схем

...выходу регистра контрольной информации, информационный выход которого связан с второй группой информационных входов коммутатора, перваягруппа информационных входов регистра контрольной информации соединена с группой информационных выходов узла формирования синдромов, вторая группа информационных входов регистра контрольной информации связана с первой группой информационных входов устройства, подключенных к соответ" ствующим входам входного регистра, вторая группа информационных входов устройства подключена к соответствующим входам. управляющего регистра.На фиг. 1 представлена структурная схема устройства для проверки схем контроля памяти; на фиг. 2- функциональная схема деаифратора кода операций; на фиг. 3 - функциональная схема...

Номер патента: 1018062

Опубликовано: 15.05.1983

Авторы: Золотухин, Ивановский, Кузьмин, Пристанский, Прозоров, Рубитель

МПК: G01R 31/02

Метки: монтажных, схем

...представляетсобой стандартный перфоратор ЗВИ,блок 2 ввода информации - устройство ввода, он может быть выполнен,например, на основе фотосчитывающего устройства. Блок 3 предваритель,ной обработки информации может бытьреализован, например, на основе мини-ЗВИ, способной выполнять функциидекодирования исходной информации,а блок 4 распределения информации -на основе дешифратора и распреде". лителя тактов, построенного по принципу счетчика. Блок 5 печати выпол-няется на основе стандартной печатной машинки типа "Консул 260". Блоки 6 и 7 оперативной памяти - зтообычные оперативные запоминающие устройства, выполненные, например, на ЭЭ регистрах. Они необходимы для хранения номера проверяемой цепи и адреса контролируемой точки, Блоки 8 и9...

Номер патента: 1018064

Опубликовано: 15.05.1983

Авторы: Еремин, Мокшин, Нилова, Ящук

МПК: G01R 31/3177, G01R 31/319

Метки: выходной, логических, схем, тестера, узел

...с выходами первого ивторого компараторов, соединенныхпервыми входами соответственно с выходами первого и второго истоцниковопорного напряжения, вторыми входамичерез первый и второй резисторы соответственно с четвертым и пятым20 входами выходного узла, а непосредственно - с вторыми входами первогои второго ключей.На чертеже представлена функциональная схема выходного узла тесте 25 ра,Выходной узел содержит контакт 1проверяемой схемы проверяемую логическую схему 2, второй вход 3,первый вентиль 4,.который выполнен,ЗО например, на логицеском элементеИНЕ, второй вентиль 5, выполненЦнйи, например, на логическом элементе запрета, первый ключ 6 второйключ 7, первый вход 8, третий вход9 четвертый Вход 10 первый резистор11,...

Номер патента: 1018253

Опубликовано: 15.05.1983

Автор: Добряков

МПК: H03K 19/20

Метки: безопасным, комбинационных, логических, отказом, схем

...5 и 6 И соединены со входами аемента 7 ИЛИ, выход которого соединен через элемент 8 НЕ с первымвходом элемента 10 И и соединен спервым входом элемента 11 И, второйвход которого соединен с выходомэлемента 9 НЕ, вход которого соединен3 1-01825 с выходом 1 д 3 блока 1 и со вторым входом элемента 10 И, выход которого соединен с первым входом элемента 12 ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента 11 И и с первым входом элемента 13 И, второй вход и выход которого соединен соответственно с выходом А блока 1 и с первым входом элемента 14 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены со"ответственно с выходом 1 з 5 блока 1 и с первым входом элемента 25 сравнения, второй вход которого соединен с...

Номер патента: 1027654

Опубликовано: 07.07.1983

Авторы: Гурылев, Дикушин, Зюзин, Ковешников, Лопухин, Шумилин

МПК: G01R 31/28, H01L 21/66

Метки: больших, интегральных, подложки, схем

...соответственно к шестому выходу перво го бпока 1 управления и к выходу блока 2 представления первичной информации, а первый выход - к второму входу анализатора 3 годности, бпок 8 установки в исходное состояние, два входа которого З подключены соответственно к седьмому выходу первого блока 1 управления и второму выходу биока 7 управляемого сопоставления, два выхода - к первому входу первого блока 1 управиения и третьему входу биока 7 управляемого сопоставления, мультиплексор 9, три первых входа которого подключены соответственно к восьмому выходу первого блока 1 управления, выходу анализатора 3 годности и второму выходу блока 5 сравнения, а первый выход - к третьему входу блока 5 сравнения, второй блок 10 управления, первые два входа...

Номер патента: 1027735

Опубликовано: 07.07.1983

Автор: Панов

МПК: G01R 31/303, G06F 11/14

Метки: больших, интегральных, схем

...конца испытаний, регистр 2 для восстановления начального адреса повторяющегося циклаиспытаний., регистр 3 служит буферной памятью для выравнивания задержек выходной тестовой комбинации,регистры 1-7 предназначены для хранения текущих адресов соответству"ющих памятейСчетчик 8 предназначен для уп.равления через регистры 1-7 адресами соответствующих памятей 2 Ь,счетчик 9 для определения числа.по"вторяющихся тестовых комбинаций,счетчик 10 .для подсчета, числа про"шедших циклов испытаний, счетчик 11для формирования кода управления дешифратором 36.Схема 12 сравнения служит для.сравнения конечного адреса, записанного в регистре 1, с текущим значением адреса в счетчике 8.Коммутатор 13 предназначен дляпропускания адреса начала цикла врегистр 2,...

Номер патента: 1027736

Опубликовано: 07.07.1983

Авторы: Башлыков, Тимофеев, Филиппов

МПК: G01R 31/02, G06F 17/00

Метки: монтажных, схем

...шаговопроса; и - число контролируемыхточек,Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что в устройство, содержащеегенератор импульсов, первый управляющий вход которого соединен с входомзапуска устройства, второй управляющий вход - с выходом переполнениясчетчйка входного адреса, выход генератора импульсов соединен со счетнымвходом счетчика выходного адреса, выход переполнения которого соединенсо счетным входом счетчикавходногоадреса, адресный выход счетчика вход.ного адреса соединен с адресным входом коммутатора входного адреса и спервым адресным входом блока вывода,второй адресный вход которого соединен с адресным выходом счетчика выходного адреса и с адресными входами двух коммутаторов...

Номер патента: 1029146

Опубликовано: 15.07.1983

Авторы: Архипов, Грунин, Рындыч, Угнивенко, Филиппович

МПК: G05B 23/02

Метки: интегральных, схем

...селекторасостояний, введены первый и второйрегистры и блок элементов И-НЕ, первые входы которого соединены с вто-.рыми выходами блока буферных элементов, вторые входы. - с выходами пер-.вого регистра, третьи входы - с вы-.ходами второго регистра, а выходы - .с входами эталонной интегральнойсхемы.На чертеже представлена блоксхема предлагаемого устройстваУстройство .содержит связанныйс входами 1 и. 2.устройства блок .буферных элементов З,.входы 4 и 5устройства, связанные с.вторымрегистром 7., блок .8 элементов И-НЕэталонную интегральную. схему 9,блоК 10 сравнения, блок 11 индикации, селектор 12 состояний,. дешифратор 13.Устройстно работает следующимобразом.15 Входы 1 и 2 устройства подключаются к выводам выбранной интегральной схемы...

Номер патента: 1030748

Опубликовано: 23.07.1983

Автор: Самарцев

МПК: G01R 31/303

Метки: интегральных, линейных, параметров, схем

...При положении переключающих элементов 20 внизу под воздействиемфуправляющего кода ячейки 16 ослабления включаются и напряжение, поступающее от микросхемы 1, ослабляется на,величину, соответствующую поступающему управляющему коду.Динамические характеристики первого 5 и второго 10 детекторов совпадают в точке, соответствующей значению их входногонапряжения, равного значению выходного напряжения, Формируемого источником 7 опорногоПри этом 45хск = х 1 му 1 р+ Ь. д = гогде КР,Ем - коэффициейты усилениямасштабного усилителя3 и первого регулируемого усилителя 4;Ад, - погрешность преобразования первого детектора среднеквадратичных значений 5,этом 1 ср= 1 Р = 1 сргде К " коэффициент усиления втоРЧ 0- рого регулируемого усилителя 9,Вместе с...

Номер патента: 1045178

Опубликовано: 30.09.1983

Авторы: Жук, Покроев

МПК: G01R 31/02

Метки: интегральных, контактирования, схем

...озондовкоторого соединяют соответственноконтактные площадки интегральнойсхемы с входами .блока измерения, 45и-вход которого соединен с выходомблока управления, второй выход которого соединен с входом источниканапряжения, выход которого через изонд блока зондов соединен с соответствующей контактной площадкойинтегральной схемы, элемент И, введены преобразователь ток-напряжение,блокопорных напряжений, блок элементов сравнения и индикатор, причемвторой выход источника напряжениясоединен с входом преобразователяток-напряжение, первый выход которого через и+1 зонд блока зондов соединен с соответствующей контактнойглощадкой интегральной схемы, а 60второй, выход - с первым входом блока,элементов сравнения, первая группаг.-1-входов которого...

Номер патента: 1047381

Опубликовано: 07.10.1983

Авторы: Бохдан, Ежы

МПК: B23K 11/10

Метки: интегральных, контактным, площадкам, полупроводниковых, приварки, проволоки, схем, элементов

...проволоки 1.Недостатками данного способа являются относительно большая продолжительность процесса сварки и ограниченная его производительность.Цель изобретения - повышение производительности,Поставленная цель достигается тем чтб согласно способу приварки проволоки к контактным площадкам полупроводниковыхэлементов и интегральных схем; заключающемуся в прижатии инструмента с проволокой или с проволокой с шариком к подогреваемой контактной площадке с последующим деформированием шарика или проволоки, перед деформированием по проволоке или шарику ударяют инструментом с массой 0,5-5 г со скоростью 5-20 см/с, - а деформирование проволоки осуществляют в течение 5-30 мс, 30При этом в процессе деформирования инструментом производят поперечныа...

Номер патента: 1048430

Опубликовано: 15.10.1983

Автор: Шуть

МПК: G01R 31/3177

Метки: компаратор, логический, схем, цифровых

...элементов 55с равненияс оединенных вторыми анодами с соответствующими выходами бпока развязывающих усилителей,вьюсодами - входами соответствующего панной эталонной микросхеме элемента ИЛИ, ввепены по числуэталонных микросхем триггеры и элементИ, соепиненный выхопом с вхопом блокарегистрации, входами - с выхопами соответствующих триггеров, соединенных первыми вхопами с выхопами соответствующих элементов ИЛИ, вторыми вхопами -с вторым вхопом логического компараторагНа чертеже.привепена блок-схема ло-.гического компаратора.Логический компаратор сопержит контактирукнпий .блок 1, блок 2 развязывающих усилителей, элементы 3 сравнения,элементы ИЛИ 4, триггеры 5, эталонныемикросхемы 6, элемент 7 И, блок 8 регистрации.Логический компаратор...

Номер патента: 1048476

Опубликовано: 15.10.1983

Авторы: Жоров, Новиков, Романенко

МПК: G06F 11/25

Метки: логических, схем

...которых соединены с первымивхоцами соответствующих первых блоковсовпацния, вторые вхоцы которых соецинены с выхоцами вторых элементов Игруппы, а выхоцы первых блоков совпацения поцкпючены к первым вхоцам блокавыцепения неисправностей, вторые вхоцыкоторого поцкпючены к выхоцам первогокоммутатора, а выхоцы - к вхоцам элемента ИЛИ, вторые вхоцы коммутаторовявпяются информационными вхоцами устройства.тНа фиг, 1 прецставпена функциональная схема устройства.Устройство соцержит контропируэмую схему 1, второй коммутатор 2, первый коммутатор 8, цешифратор 4, вторые эпементы И 5, второй блок 6 совпацения первый регистр 7, цешифратор 8, пульт 9 управления, цешифратор 10, первые элементы И 11, вторые регистры 12, первые блоки 13 совпацения,...

Номер патента: 1049838

Опубликовано: 23.10.1983

Авторы: Ажоткин, Гаврилов

МПК: G01R 31/265, G01R 31/3177

Метки: интегральных, схем

...элемента И, первая группа входов блока электрон-, ных ключей соединена с выходами ин" 60 тегральной схемы.При этом блок электронныхключей выполнен в виде первой.и второй груп-. пы электронных ключей, входы которых соединены с первой группой входов 65 блока электронных ключей, выходы первой группы электронных ключей соединены с вторым выходом блока электронных ключей, первая группа выходов которого соединена с выходамивторой группы электронных ключей,управляющие входы которых соединеныс третьим входом блока электронныхключей, второй вход которого соединен с управляющими входами первойгруппы электронных ключей.Кроме того, генератор тестов выполнен в виде блока ввода информацни, блока памяти, формирователя импульса и счетчика адреса, при...

Номер патента: 1049912

Опубликовано: 23.10.1983

Автор: Гаврилов

МПК: G06F 11/30

Метки: интегральных, контатирования, схем

...ИЛИ, четвер; тым входом - с четвертым входом многоканального компаратора и третьим выходом индикационного регистра, выход и четвертый вход компаратора соединены соответственно с первым и вторым входами элемента сравнения, выходом подключенного к первому входу первого элемента И, выход которого соединен с шестым входом индикаци" онного регистра, а второй вход "через формирователь импульсов - свыходом элемента ИЛИ, первые входы третьего и второго элементов И соединены соответственно с третьимвыходом и четвертым входом индикационного регистра, четвертый выходкоторого соединен с вторым входомтретьего элемента И, пятый выходс первым входом элемента ИЛИ-НЕ,шестой выход - с третьим входомтретьего элемента И, аседьмой выход - с вторыми...

Номер патента: 1056088

Опубликовано: 23.11.1983

Авторы: Кузнецов, Макеев

МПК: G01R 31/28

Метки: интегральных, схем, ттл

...напряжения источника питания резко повышается чувствительность выходных статических параметров ИС к внутрисхемным утечкам. С уменьшением напряжения питания увеличиваются критические величинысопротивлений утечек, приводящихк аномальным изменениям выходных параметров. При этом появляется возможность при нормальной температуреотбраковывать ИС с дефектами, которые известными способами выявлялись лишь при изменениях температуры. Теоретически минимальная величина напряжения питания, при которой ТТЛ ИС еще Функционирует, составляет 2,8 В, Однако на практике, в силу разброса электрофизических параметров компонентов в пределах допусков, данная величина напряжения приводит к отбраковке большого количества годных ИС, Выбор величины...

Номер патента: 1057892

Опубликовано: 30.11.1983

Авторы: Башкович, Дубовис, Никитин, Сафонов, Чернышев

МПК: G01R 31/303

Метки: интегральных, кадровой, параметров, развертки, схем

...испытуемой схемы, а его, выход соединен с измерителем. временных интервалов.Схема устройства представленана фиг. 1, на фиг. 2 - эпюры на пряж ни Устройство для измерения параметров интегральных схем кадровойразвертки содержит генератор 1 синхроимпульсов, переменный резистор 2и конденсатор 3 задания частоты,двухлучевой осциллограф 4, фиксатор 5, элемент 6 выборки и хранения, элемент 7 задержки, компаратор 8, источник 9 опорного напря 35 жения, интегратор 10,резисторныйоптрон 11, эквивалент 12 нагрузки,датчик 13 тока, компаратор 14 бра. ка, индикатор 15 брака, ограничитель 16, измеритель 17 временных40 интервалов, зажимы подключенияиспытуемой схемы: входной 18, управления частотой 19 н 20, управления амплитудой 21, обратнойсвязи...

Номер патента: 1061148

Опубликовано: 15.12.1983

Авторы: Токмаков, Токмакова, Ширина, Шлепаков

МПК: G05B 23/02

Метки: автоматический, релейных, синтезатор, схем

...таблица состояний ) набираются оператором в блоке 2 ввода с помощью кнопок записи входных переменных и кнопки функций. При нажатии кнопки 20 "Пуск" фиг.3в блоке управления формирователь 22 выдает одиночный сигнал 45 запуска работы всех блоков. Кроме этого, кнопка 20 "Пуск" подает разрешающий сигнал на триггер 23, с выхода последнего формируется сигнал 46, равный по длительности времени 50 работы машины при выборе элементов каскада. Сигнал 46 принимает нулевое значение при нажатии кнопки 21 "Сброс". После прихода сигнала 45 в блок 2 ввода (фиг.1) на выходах 55 йоследнего последовательно появляются значения входных переменных 93, которые поступают в блок 7 составления расширенной таблицы состояний,этот же сигнал 45...