Устройство для контроля цифровых схем

(56) Авторское свМ 1196845, кл, 6Авторское свГч. 1302269, кл. 6 СТВО НТРОЛЯ ЦИФМЗО ся к автоматике и К последовательггеру" добавлены ие возможность детельство СССР Об Е 11/00, 1984.детельство СССРОб Е 11/ОО, 1984,ко- нього онен Л 6 и 7 соемент 29 миро- чения быт выполепочек нсфорх форщи их из ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ПИСАНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕ. Изобретение относится к вычислительной технике и может быть использовано для построения тестопригодных логических устройств.Цель изобретения - повышение тестопригодности.На фиг.1 показана функциональная схема устройства; на фиг.2 - функциональная схема "длинного триггера"; на фиг,З - функциональная схема дискриминатора; на фиг,4 - временная диаграмма проверки устройства; на фиг.5 - временная диаграмма работы дискриминатора,Устройство содержит (фиг,1) контролируемую схему ("длинный триггер") 1, линию 2 задержки, формирователи импульса 3, 4 и 5, дискриминаторы б и 7, сумматор 8 по модулю два, источник 9 импульса сброса, имеет информационные входы 10 и выходы 11, диагностический вход 12, диагностический выход 13.Линия 2 имеет задержку Т,Каждый из дискриминаторов 6 и 7 имеет синхровходы 18, 19, вход 20 сброса, выход 21,Формирователи 3 и 4 мо ены в виде дифференциру ли в виде дифференцирую маторов, Назначение каждо(57) Изобретение относит вычислительной технике. ной схеме - "длинному три средства, обеспечивающ самотестирования. 5 ил,мирователей - передавать (в виде кратвременнога(по длительности гораздо меше Т) логического "0") срез выходнймпульса на выход.Формирователь 5 может быть выполв виде интегрирующей цепочки, Его назначение - пропускать с выхода 24 на выход 13только импульсы длительностью, не меньшей Т,Каждый из дискриминаторовдержит(фиг.З) триггеры 27 и 28, элзадержки.Источник 9 предназначен для форвания импульса сброса в момент вклюпитания устройства,.Элемент 29 может быть выполнен в виде интегрирующей цепочки,В рабочем режиме устройство используется по своему назначению (как прототип), При этом на входе 12 удерживается "0",Устройство проверяется относительнократных константных отказов логич сихэлементов согласно фиг.4.Обозначим через т задержку логического сигнала на пути "14-16" и на пути"15-17". Задержка элемента 29 каждого издискриминаторов б и 7 должна быть равна3/2 т, Соотношения между Т и гдолжныотвечать фиг,4, Будем считать что И (фиг.2)столь велико, что задержками распространения по пути "18-21",можно пренебречь,Перед началом интервала проверки на нечетных входах 10 (обозначенных нэ фиг,4 через 10) фиксируется "0", а на четных входах 10 (обозначенных на фиг.4 через 10) фиксируется "1". В интервале т входы 10 переводятся в противоположное состояние, которое сохраняется до конца интервала проверки.Интервал проверки начинается с подачи на вход 12 импульса И 1 длительностью г; гдехТ.Если устройство исправно, то дальнейшее происходит в соответствии с фиг.4, а именно: импульс И 1 проходит на вход 18 дискриминатора 6 и, пройдя по пути "14- 16", поступает на вход формирователя 3 в виде импульса И 2. Срез импульса И 2 через формирователь 3 воздействует на вход 19 дискриминатора 6, вызывая переключение дискриминатора 6 в противоположноесостояние. Это вызывает переключение в противоположное состояние сумматора 8.Кроме того, импульс И 1 проходит через линию 2 в виде импульса ИЗ, который поступает на вход 18 дискриминатора 7 и, пройдя по пути "15-17", поступает на вход формирователя 4 воздействует на вход 19 дискриминатора 7, вызывая переключение дискриминатора 7 в противоположное состояние. Это вызывает переключение в противоположное состояние сумматора 8.В результате сумматор 8 формирует импульс длительностью Т, который проходит через формирователь 5 на выход 13,При этом каждый из дискриминаторов 6 и 7 работает в соответствии с фиг,5, где с,27 и 128 - задержки срабатывания триггеров 27 и 28 для правильной работы устройства необходимо; чтобы времена срабатывания, предуставки и удержания триггеров 27 и 28 были много меньше, чем 1/2 т,Применительно к дискриминатору 6 через И 18 обозначен импульс И 1, а через И 19 - импульс кратковременного логического "0", выбранный формирователем 3 под воздействием строба импульса И 2.Применительно к дискриминатору 7 через И 18 обозначен импульс ИЗ, а через И 19 - импульс кратковременного логического "0". выработанный формирователем 4 под воздействием строба импульса И 4,Конец импульса И 18 вызывает прием состояния триггера 28 в триггер 27, Пока изменение состояния триггера 27 проходит через элемент 29, начало импульса25 ЗО 40 45 50 5 10 15 20 И 19 вызывает занесение в триггер 28 старого состояния триггера 27, То есть после прохождения пары импульсов И 18 и И 19 выход 21 дискриминатора переключается в противоположное состояние,Важны следующие свойства дискриминатора:в случае исправности дискриминатора непоступление на вход 19 среза импульса в течение примерно времени после поступления среза импульса на вход 18 вызывает превращение дискриминатора в генератор логической константы;при константных отказах своих логических элементов дискриминатор теряет способность формировать импульсы, по крайней мере импульсы большей длительности, чем у импульсов И 18 и И 19.Пусть нэ выходе 13 наблюдается импульс длительностью Т.Это свидетельствует об исправности формирователя 5, сумматора 8, дискриминаторов 6 и 7 и формирователей 3 и 4, а также о том, что сигналы в точках 14 - 17 соответствуют фиг 4Поскольку оказывается, что для контролируемой схемы 1 выполняется полный тест,. он исправлен. Кроме того, исправна линия 2,А появление на выходе 13 импульса длительностью Т вслед эа подачей на вход 12 импульса И 1 однозначно свидетельствует об исправности устройства,Формула изобретения Устройство для контроля цифровых схем, содержащее сумматор по модулю два, о т л и ч а ю щ е е с я тем, что, с целью увеличения глубины контроля, устройство содержит линию задержки, три формирователя импульсов, два дискриминатора, причем диагностический вход устройства соединен с первым входом разрешения контролируемой цифровой схемы, с первым синхровходом первого дискриминатора, а через линию задержки - с вторым входом разрешения контролируемой цифровой схемы и с первым синхровходом второго дискриминатора, первая контрольная точка контролируемой цифровой схемы соединена с входом первого формирователя импульсов, выход которого соединен с вторым синхровходом перво;о дискриминатора, выход которого соединен с пеовым входомсумматора по модулю два, второй вход которого соединен с выходом второго дискриминатора, второй синхровход которого соединен с выходом второго формирователя импульсов, вход которого соединен с второй контрольной точкой контролируемойцифровой схемы, выход сумматора по модулю два соединен с входом третьего формирователя импульсов, выход которого является выходом ошибки устройства, входсброса устройства соединен с входамисброса обоих дискриминаторов.. Самборска Редактор Тираж сударственного комитета. по. изо 113035, Москва, Ж, Ра