Патенты с меткой «схем»

Страница 17

Устройство для контроля логических схем

Загрузка...

Номер патента: 1285476

Опубликовано: 23.01.1987

Авторы: Пчелинцев, Соков

МПК: G06F 11/00

Метки: логических, схем

...что общая длительность "пачки" меньше), или и чередующихся сигналов длительностью ЬС (при условии, что ширина "пачки" находится в пределах длительности и периодов тактовой частоты Угенератора синхроимпульсов). В зависимости от положения движка переключателя 24 возможны два варианта работы блока регистрации импульсов малой длительности.В нижнем положении движка переключателя 24 при помощи элемента ИЛИ 25 происходит наложение сформированных триггерами 20 и 21 импульсов на ис 35 40 лов. При этом в устройстве регистрируются либо импульсы с формирователей30 и 31 блока 1, которые воспроизводятся на временной диаграмме в видеотдельных сигналов длительности 50 сов малой длительности), либо сигнает. Триггеры 22 и 23 служат дляустранения...

Устройство для установки кристаллов, преимущественно на подложки гибридных интегральных схем

Загрузка...

Номер патента: 965248

Опубликовано: 30.01.1987

Авторы: Губич, Лифлянд, Мазаник

МПК: B05C 1/02, H01L 21/70

Метки: гибридных, интегральных, кристаллов, подложки, преимущественно, схем, установки

...механизма подачи и установки кристаллов.Устройство работает следующим образом. 40 45 50 55 На фиг.1 изображено предлагаемое устройство; на фиг.2 - узел Т на фиг.1; на фиг.3 -то же, нанесение клея; на фиг.4 - вид А на Фиг.2.Устройство содержит подвижное основание 1, на котором установлены координатный столик 2 для подложек 3 и координатный столик 4 для кристаллов 5, и механизм 6 для нанесения клея, включающий установленную с возможностью вращения при помощи привода 7 ванночку 8 для клея. Над ванночкой8 для клея неподвижно установленакрышка 9, на которой закреплен скребок 10 для формирования слоя клеяна дне ванночки, установленный с зазором относительно дна ванночки, величину которого можно регулировать. В дне ванночки выполнена кольцевая...

Устройство параметрического контроля интегральных схем

Загрузка...

Номер патента: 1287060

Опубликовано: 30.01.1987

Авторы: Гаврилов, Хлебников, Школа

МПК: G01R 31/303

Метки: интегральных, параметрического, схем

...через30 элементы задержки 26-28. Задержка на элементе 26 обеспечивает окончание переходных процессов на входахмногоканального компаратора и выходе блока выделения напряжений 16.Сигнал с выхода элемента 26 поступает на стробирующий вход компаратора7, Вход порога на многоканальном ".компараторе 7 соединен непосредственно с выходом блоха 16 выделения,40 поэтому на выходах многоканальногокомпаратора 7 будет выделен вход 1с наихудшим значением контролируемого параметра. Если наихудшим входом 1 является тот,кото 45 рый имеет наибольшее значение контролируемого параметра, то соответствующий ему выход компаратора 7 будет установлен в состояние логического "0", в то время как другие выходы компаратора находятся в состоянии логической "1"....

Устройство для контроля интегральных схем

Загрузка...

Номер патента: 1290522

Опубликовано: 15.02.1987

Авторы: Муртазин, Русских

МПК: H03M 1/10

Метки: интегральных, схем

...1 К сумматора 20,пропорциональное измеряемому току1интегральной схемы 7, подаетсяна первые входы блоков 21 и 22.Далее по.напряжению П на входе 27 в блоке 21происходит сравнение величины тока1 с граничным значением и формирование признака годности контролируемой интегральной схемы,Одновременно по входу 28 происходит запись уровня выходного сигнала сумматора 20 в блок 22, который обеспечивает запоминание напряжения, пропорционального измеряемому току 1 на время переходных процессов в источниках 1 и 8. Это напряжение поступает на вторые управляющие входы фазокорректирующих блоков 23 и 24, В зависимости от величины управляющего напряжения меняется величина постоянной времени передаточной характеристики так, что фаза сигнала на выходе блока...

Устройство для функционального контроля больших интегральных схем

Загрузка...

Номер патента: 1291905

Опубликовано: 23.02.1987

Авторы: Ефремов, Козлов, Панов

МПК: G01R 31/303

Метки: больших, интегральных, схем, функционального

...прохождение информации с выхода блока 8 коммутации на информационный вход триггера 6 (через логические элементы ИЛИ 30 и 34). Фиксирование этой информации осуществляется по переднему фронту импульсов, проходящих с выхо" да блока 7 задержки на стробирующий вход триггера 6 фиг,4 , моменты нремени Сп, Т, 1 1 ). В интерва 8ле времени 1-С, на первый вход элемента ИЛИ 31 логического коммутатора 2 с выхода триггера 5 поступает сигнал "лог."О", запрещающий прохождение сигналов с выхода блока 8 коммутации на вход триггера 6 через элементы ИЛИ 30 и 34 логического коммутатора 12. В интервале времени й- на вход элемента ИЛИ 31 с ныхода триггера 5 снова приходит сигнал разрешения прохождения информации с выхода блока 8 коммутации через...

Устройство для вырубки интегральных схем и укладки их в спутники

Загрузка...

Номер патента: 1294423

Опубликовано: 07.03.1987

Авторы: Золотарев, Кочетов, Махаев

МПК: B21D 28/14

Метки: вырубки, интегральных, спутники, схем, укладки

...матрицей, узел удаления отходов из рабочей зоны устройства и промежуточный механизм, смонтированный с возможностью взаимодействия с подвижной частью штампа, отличающееся тем, что, с целью повышения производительности устройства, оно снабжено платформой, установленной на оси с возможностью прерывистого вращения и возвратно-поступательного перемещения в направлении, перпендикулярном плоскости вращения, механизмом прерывистости вращения, смонтированным с возможностью взаимодействия с осью, и механизмом возвратно-поступательного перемещения платформы, выполненным в виде подпружиненного рычага, установленного с возможностью взаимодействия с промежуточным механизмом и осью платформы, при этом на указанной платформе выполнены гнезда под...

Устройство для контроля схем сравнения

Загрузка...

Номер патента: 1297057

Опубликовано: 15.03.1987

Авторы: Левина, Муравьев, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/22

Метки: сравнения, схем

...первый вход первого элемента И 14При приходе следующего (и+1)-го импульса на второй : вход первого элемента И 14 импульс с его выхода поступает на С-вход второго регистра 4 и по его заднему фронту в младший разряд второго регистра 4 записывается единица с его П-входа, в то время как во всех разрядах первого регистра 3 устанавливаются нули,45 Дальнейшая работа устройства осуществляется аналогично описанной, После того, как по очередному (и+1)-му импульсу во всех разрядах первого и второго регистров 3 и,4 окажутся нули на выходе третьего элемента И 16 сформируется импульс, который, поступив на С-вход третьего регистра 5, обеспечит сдвиг единицы в следую 55 щий его разряд, т,е, единичный сигнал на выходе 28 третьего регистра 5, а значит и...

Устройство для контроля логических схем

Загрузка...

Номер патента: 1297060

Опубликовано: 15.03.1987

Авторы: Бабушкин, Чумак, Шепелев, Шушко

МПК: G06F 11/26

Метки: логических, схем

...в схеме 4. Данный сигнал порогового элемента 11 является сигналом пуска для АЦП 13, входы которого соединены с выходами анализатора спектра 12, По окончании преобразования АЦП 13 вырабатывает 97060 2 сигнал. разрешающий работу счетчика 16, второй вход которого соединенс генератором 1 задающих воздействий,При этом счетчик начинает преобразовывать импульсный сигнал в двоичнуюпоследовательность, поступающую наадресные входы блока 15. Из блока15 извлекается информация о возможных неисправностях контролируемойсхемы, причем длина "слова" такова,что в первой половине его записанаинформация о возможной неисправности, а во второй - код неисправности,необходимый для индикации результатов в блоке индикации 17, При совпадении данных,...

Устройство для контроля схем сравнения

Загрузка...

Номер патента: 1297062

Опубликовано: 15.03.1987

Авторы: Рахлина, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/26

Метки: сравнения, схем

...поступившему на вход 14 устройства, триггер 6 устанавливается в единичное состояние и запускает генератор 7 импульсов.Первый тактовый импульс с выхода генератора 7 поступает на вход блока 8, в результате чего проверяется 20 правильность работы схемы 1 сравнения при А=В=О. Одновременно этот импульс подается на счетные входы триггера 4 и счетчика 2. Триггер 425 устанавливается в единичное состояние, а в счетчик 2 записывается число 1. По выходным сигналам счетчика 2 на выходе 23.1 появляется единичный сигнал, который открывает элементы И 9.1 и 9.2. В результате этого на входы схемы 1 сравнения подаются числа А=10000 и В=000 О, т.е. А)В и при ее правильной работе на выходах 24.1 и 24.2 формируются нулевые сигналы, а на выходе 24.3 -...

Способ измерения теплового сопротивления интегральных схем

Загрузка...

Номер патента: 1307405

Опубликовано: 30.04.1987

Авторы: Кромин, Резников

МПК: G01R 31/303

Метки: интегральных, сопротивления, схем, теплового

...фактзначения не имеет, так как величинойрассеиваемой мощности в этом случаеможно пренебречь, При измерении теплового сопротивления этот факт необходимо учитывать. Для упрощения процедуры измерения можно сразу же после пропускания измерительного сигнала переводить интегральную схему в тосостояние, в котором она находиласьдо пропускания измерительного сигнала. Ввиду малой продолжительностивремени измерения изменение в потребляемой мощности не влияет на точностьизмерения. При таком подходе мощностьможно измерять традиционными способами,Предлагаемый способ измерения теплового сопротивления можно упростить,учитывая, что ряд микросхем (цифровых и аналоговых) можно включить таким образом, чтобы возникли периодические колебания - генерация....

Устройство параметрического контроля интегральных схем

Загрузка...

Номер патента: 1308956

Опубликовано: 07.05.1987

Автор: Бейлинсон

МПК: G01R 31/303

Метки: интегральных, параметрического, схем

...измерительные тесты.Элемент 11 задержки необходим для того, чтобы при включении питающих напряжений, которые включаются регистром 12 параметров, включение их происходило с запаздыванием, чтобы дать время ца отключение напряжения предыдущего теста, так как в противном случае могут быть короткие замыкания.ПЗУ 17 не изменяющихся в процессе измерении сигналов подключает эти сигналы через коммутационную матрицу 1 при условии, когда приходит первый импульс от формирователя 8 и регистр 12 параметров находится в состоянии, отличцом от нулевого.Выходы регистра 13 тестов, соединены с входом ПЗУ 16 тестов параметров. Выход ПЗУ 15 параметров соединен с входом "Сброс" регистра 13 тестов. Вход ПЗУ 17 не меняющихся в процессе измерения сигналов...

Устройство функционального контроля больших интегральных схем

Загрузка...

Номер патента: 1310753

Опубликовано: 15.05.1987

Автор: Соколовский

МПК: G01R 31/3177

Метки: больших, интегральных, схем, функционального

...первые выходы которых соединены с соответствующими входами 35блоков 5.1-5.п сравнения. Вторые входы формирователей 9.1-9,п управляющих импульсов соединены с вторымивходами блока 7 индикации. Таким образом, контроль иэделийв каждой рабочей позиции не влияетна контроль в любой другой рабочейпозиции, что равносильно применениюнескольких тестеров функциональногоконтроля. 1Формула изобретения Устройство функционального контроля больших интегральных схем, содержащее генератор тестовой последовательности, первые выходы которого соединены с входами соответствующих блоков электронной развязки, выходы которых соединены с соответствующими клеммами для подключения вхоцов объекта контроля, вторые выходы генератора тестовой...

Формирователь напряжения смещения подложки для интегральных схем

Загрузка...

Номер патента: 1322374

Опубликовано: 07.07.1987

Авторы: Земцовский, Однолько

МПК: G11C 11/40, G11C 7/00

Метки: интегральных, подложки, смещения, схем, формирователь

...низкий потенциал, и на информационную шину 1 О входа - высокий потенциал.По причине емкостной связи напряжение на истоке второго порогового транзистора 2 становится отрицательным, при этом напряжение на затворе второго порогового транзистора 2 становится больше, чем Гвв+Г транзистор 2 открывается и происходит выравнивание напряжений истока второго порогового транзистора 2 и информационного выхода 13. В конце переходного процесса устанавливается напряжение на затворе второго порогового транзистора 2, равное Г, +Г, за счет третьего порогового транзистора 3, а на истоке второго порогового транзистора 2 - напряжение, равное ГавТаким образом, конденсатор 6 смещения заряжен до напряжения Г-н=Гэв(Заряд в подложке равен Я = ( К.1 кон ) С= (Гв 1...

Устройство для функционального контроля цифровых интегральных схем

Загрузка...

Номер патента: 1337838

Опубликовано: 15.09.1987

Авторы: Данилов, Лобанов, Пункевич

МПК: G01R 31/3181

Метки: интегральных, схем, функционального, цифровых

...частотой контроля (фиг, 2 а), В блоке 1 . аналоговых компараторон происходит сравнение выходных сигналов микросхемь 1 с логическими уровнями 1 и 0 з ада н аемыми источниками 1 9 и 2 О опорных напряжений , Н а управляющий вход 1 6 и , следов атель но , н а первый вход триггера 7 поступает сигнал эталонной и цфо рма цни ( фи г, 2 г ) , ц а управляющий вход 1 7 постоянно поступает сигнал разрешения контроля , упр анляюший р а- ботой выходного триггера 6 , Н а управляющийй вход 2 3 подается сигнал уп р анле ния работой второго комму т а т ор а 2 2 , Этот сигнал управляет р аб о т ой второг о блока к омму т а тор а 2 2 таким о б р аз ом , что ц а е г о выход проходит строб- импульс либо непосредственно с входной клеммы 1 5 ( Фиг . 2 д ,...

Устройство для контроля состояний цифровых схем

Загрузка...

Номер патента: 1337840

Опубликовано: 15.09.1987

Авторы: Давиденко, Решетняк

МПК: G01R 31/28

Метки: состояний, схем, цифровых

...СИГИ 31(З НД ВХОДС и ОЦРЕ ДЕЛЯ ГСЯ 3 О(Р Ц(ЦОСТЬК) ОПЕРаПИОЦЦОГО УСИ- лителя.Пороги срабатывания дискриминаторауровней 5 задак)тся напряжениями шин Г.Он - Е(оп 4 (соответственно 33 - 36).Блок анализа 7 предназначен для формирования сигналов на выходе устройства Данные 24 и Помеха 23. Если задать напряжение шин 1(оп - оп 4 (33 - 36) таким образом,. что 1.Оп - Г 5 оп 2; Г)опЗ=.13(.гп 4, 1 Оп ) О, опЗО, .о 33 )) (оп 1, то нд шине 24 Данные 24 уровень 0 присутствует в случае, если напряжение цз щупе 21 меньше по абсолютной величце, чем напряжение на шине оп 3.ЕСЛИ О 6 ОЗНЗЧИтЬ НаПряжЕНИЕ На щуцЕ 1.3 н, то .т( ч)жно дани зть: (Е(н г ( оп 3. ЭТО обьяч(яется теч, что в этом случае на выходе схемы кчпзрзтора 11 присутствует уровс.ць "(.35 1 О 15...

Устройство для контроля магнитных интегральных схем памяти

Загрузка...

Номер патента: 1339654

Опубликовано: 23.09.1987

Автор: Карпенко

МПК: G11C 11/14

Метки: интегральных, магнитных, памяти, схем

...входом элемента 18 задержки, выхоц которого соединен спервым входом элемента И 25 и с входом элемента 19 задержки, выход которого соединен с первым входом элемента И 24, К-входом триггера 27 ис входом элемента 20 задержки, выходкоторого соединен с первым входомэлемента И 31 И-НЕ 26 и с входом элемента 21 задержки, выход которого соединен со счетным входом счетчика 29.Выход элемента И 24 является первымвыходом 11 блока 2 управления, выход элемента ИЛИ-НЕ 26 является четвертым выходом 14 блока 2 управлениявыход триггера 27 является третьимвыходом 13 блока 2 управления,Блок 3 оперативной памяти предназначен для хранения текущих значений числа сбоев, выданных накопительными регистрами проверяемой магнитной интегральной микросхемы, Каждо -му...

Устройство для контроля больших интегральных схем

Загрузка...

Номер патента: 1348835

Опубликовано: 30.10.1987

Автор: Гаврилов

МПК: G01R 31/303

Метки: больших, интегральных, схем

...блока 7 памяти через регистр 8. Появление этого сигнала на выходе регистра 8 вызывает наращивание счетчика 4 через формирователь 10 импульсов, производится запрос блока б памяти через формирователь 11 импульсов, перепись выбранной информации иэ блока 6 памяти в счетчик 5 по сигналу с формирователя 12. Формирователи 10-12 предназначены для организации последовательности этих действий.Таким образом, осуществляется переход на любой адрес тестов, хранимых в блоке 7 памяти. Отличительной особенностью предлагаемого устройства является возможность различать переходы на любой адрес блоков 7 памяти в зависимости от номера такта работы устройства.Вход в один и тот же цикл тестов возможен из любого адреса блоков 7 памяти, а также выход из каждого...

Устройство для определения коэффициентов влияния параметров элементов на выходные параметры радиоэлектронных схем

Загрузка...

Номер патента: 1348851

Опубликовано: 30.10.1987

Авторы: Андреев, Баранов, Валитов, Пестрякова

МПК: G06F 17/00

Метки: влияния, выходные, коэффициентов, параметров, параметры, радиоэлектронных, схем, элементов

...4 реагируУ5 ющего лишь на те номера сигналов, поступающих со счетчика 8, которые соответствуют установленным значениям данного канала варьирования. После сборки заданного варианта исследуемой 1 р схемы и задания значения параметра элемента схемы с выхода исследуемой схемы значение выходного параметра передается в АЦП 12, который преобразует измеренную аналоговую величину в цифровой код. После того как АЦП 12 преобразует измеренную аналоговую величину в цифровой код, он выдает сигнал "Конец преобразования", который поступает в счетчик 8, в котором увеличивается номер ячейки блока 3 памяти параметров элементов на единицу, Тот же сигнал Конец преобразования" поступает в схему 10 задержки, которая вырабатывает импульс, длительность...

Устройство для контроля схем сравнения

Загрузка...

Номер патента: 1361560

Опубликовано: 23.12.1987

Авторы: Домбровский, Дуда, Узлова

МПК: G06F 11/26

Метки: сравнения, схем

...3 сравнения на ее выходе должен быть нулевой сигнал, вследствиечего на выходе элемента НЕРАВНОЗНАЧ"НОСТЬ 6 также должен быть нулевой сигнал, при котором индикатор 7 выключен.В момент, когда в счетчике 1 будет число 111.111, на выходе первого элемента И 4 возникает единичный сигнал. При этом на выходе второго элемента И 5 нулевой сигнал остается, так как на единичном выходе триггера 2 остается нулевой сигнал.Затем тактовый импульс, поступающий на тактовый вход 8 устройства, устанавливает в счетчике 1 нулевое число. При этом импульс переполнения с выхода двоичного счетчика 1 устанавливает триггер 2 в состояние "1", вследствие чего на его единичном выходе возникает единичный сигнал, за счет чего на вторую группу входов проверяемой схемы 3...

Устройство для контроля больших интегральных схем

Загрузка...

Номер патента: 1363212

Опубликовано: 30.12.1987

Авторы: Овсянников, Рапопорт, Смолин

МПК: G06F 11/277

Метки: больших, интегральных, схем

...Тактовая частота, которая поступает на блоки 3 и 10, может быть запрещена сигналом Разрешение приращения адреса, который поступает с блока 1.Формирователь тактовых импульсов пред-назначен для выработки синхросигналов Ф 1 и Ф 2 (фиг. 3) для синхронизации работы проверяемого и эталонного микропроцессоров. Синхросигналы Ф 1 и Ф 2 вырабатываются с помощью ждущих одновибраторов.Блок 3 адресации - двоичный счетчик обеспечивает выдачу адресных сигналов на блок постоянной памяти, в которых хранится тестовая последовательность. Блок включает в себя три счетчика (микросхемы КМ 155 ИЕ 7) и дешифратор (микросхема КМ 155 ТД 4), Один из входов блока адресации является входом синхроимпульсов для приращения счетчиков, второй вход Сброс от блока 1...

Устройство для контроля логических схем

Загрузка...

Номер патента: 1365087

Опубликовано: 07.01.1988

Авторы: Старчихин, Шацкий

МПК: G06F 11/16

Метки: логических, схем

...задний фронт 45 измерительного импульса, по которому осуществляется прием выходных сигналов - реакций контролируемой логической схемы 14 в регистр 5. Исходная длительность измерительного импульса 50 выбирается заведомо, большей нормы длительности задержки выходного сигнала контролируемой логической схемы (т.е. измеряемого динамического параметра).55Сигналы с выхода регистра 5 подаются на информационные входы сигнатурного анализатора 3. Стартстопный вход сигнатурного анализатора 3 управляется последним используемым разрядом счетчика 2, Синхровход снгнатурного анализатора 3 управляется задним фронтом сигнала генератора 1.Таким образом, реализуется динамический контроль логической схемы 14 при постоянной заданной длительности...

Устройство для установки интегральных схем

Загрузка...

Номер патента: 1365379

Опубликовано: 07.01.1988

Авторы: Брухис, Гейман, Маханек

МПК: H05K 13/04

Метки: интегральных, схем, установки

...Дополнительные направляющие .пластины так же как и основные направляющие пластины 2 выполнены изупруГОГО материала с Отогнутыми свободными концами, Каждая дополнительная направляющая пластина 8 установлена между основной направляющейпластиной 2 и выталкивателем 4, Между основными направляющими пластинами 2 и дополнительными направляющимипластинами 8 установлены дистанционные планки 10. Для удобства захватаинтегральных схем предназначена опора 11. 45Устройство работает следующимобразом.Интегральную схему 5, расположенную на опоре 11, захватывают основными направляющими пластинами 2 и дополнительными направляющими пластинами 8 таким образом, чтобы выводыпроходили через прорези 9 дополни-. тельных направляющих пластин 8,При...

Устройство для контроля интегральных схем

Загрузка...

Номер патента: 1366977

Опубликовано: 15.01.1988

Авторы: Дворкин, Монахов, Овечкин, Страхов

МПК: G01R 31/3177

Метки: интегральных, схем

...ячейке памяти довательного опроса неработающих эаблока 3 постоянной памяти с адресом 15 висимых входов 15.1, 15,1 до моментазаписывается код номера, 1 импульс- выявления первого по порядку опросаной последовательности, из которой входа 15.Е, на котором имеется имформируется зависимая импульсная пос- пульсная последовательность,ледовательность на входе 15 Напри- Следовательно, в случае отказамер, по Фиг.4 для входа 15, в ячей объекта контроля, выражающегося в .ке памяти блока 3 по адресу . хранит- пропадании зависимой импульсной посся код входа 15.1, для входа 15.1 в . ледовательности на входе 15., устячейке памяти по адресу 1 - код вхо- ройство не Фиксирует отказ, а автомада 15.1, для входа 15-1 - код входа тически переходит к поиску...

Устройство контроля интегральных схем

Загрузка...

Номер патента: 1370634

Опубликовано: 30.01.1988

Авторы: Гаврилов, Новикова, Ширвинская

МПК: G01R 31/303

Метки: интегральных, схем

...с разных выходов генератора 46 тактовых импульсов на ре гистр 17 и на элементы И 25 и 24 по отношению к тактам на счетчике 6. В счетчик 9 записывается в исходном состоянии из блока 10 памяти величина допустимой роны разброса поро гов (Б, - Б, ) многоканального компаратора 21, а затем в момент перехода Б записывается величина (Б- Б ). Через элемент И 31 начинают поступать импульсы в моменты от сутствия годности и отсутствия одновременно всех браков по всем каналам с элемента РАВНОЗНАЧНОСТЬ 35 через элемент НЕ 32, В случае превыше ния реальной зоны рабросов порогов многоканального компаратора 21 над нормой происходит переполнение счетчика 9 и триггер 45 фиксирует этот вид брака. Такой вид проверки нужен для тех случаев, когда...

Автоматический измеритель пороговых напряжений логических схем

Загрузка...

Номер патента: 1372255

Опубликовано: 07.02.1988

Авторы: Горин, Данилин, Дмитренко, Мелешко, Микоткин, Ребров

МПК: G01R 31/3177

Метки: автоматический, измеритель, логических, напряжений, пороговых, схем

...аналогового запоминающего блока 10 выходного напряжения логической "1" в устойчивомсостоянии. По команде из блока 8 управления это напряжение запоминается в аналоговом запоминающем блоке10, который затем переводится по команде из блока 8 управления из режима записи в режим хранения. При этомвыходное напряжение логической "1"в устойчивом состоянии логическойинвертирующей схемы 9 с выхода блока 10 поступает на второй вход компаратора 12,Сигналом с четвертого выхода блока 8 управления открывается селектор 3 и сигналы тактового генератора 2 начинают поступать на счетчик4, причем частота тактового генератора 2 выбирается, исходя из быстродействия измерителя, а точность измерения определяется разрядностьюцифроаналогового...

Устройство для контроля пороговых уровней радиоэлектронных схем

Загрузка...

Номер патента: 1372257

Опубликовано: 07.02.1988

Авторы: Горин, Дмитренко, Мелешко, Микоткин, Нуров, Ребров

МПК: G01R 31/30

Метки: пороговых, радиоэлектронных, схем, уровней

...импульсы с частотой генератора 3 импульсов (фиг. 2 е), а на выходе ключа 14 импульсы с делителя 6 частоты (фиг. 2 ж). Счетчик 13 начинает считать эти импульсы, что приводит к последозательному включению разрядов ЦАП 12, в результате чего на первом выходе генератора 2 нарастающего на 1372257пряжения формируется ступенчато нарастающее напряжение (фиг. 2 з),Величина ступеньки Оц, выбираетсяменьше допустимой погрешности иэмере 5ния, Длительность каждой ступенькиопределяется периодом следования импульсов генератора 3 и коэффициентомделения делителя 6 частоты. При этомна выходе блока 5 стробирования формируется импульсное напряжение соступенчато нарастающей амплитудой,причем внутри каждой ступеньки амплитуда импульсов имеет постоянное...

Устройство для контроля интегральных схем

Загрузка...

Номер патента: 1377785

Опубликовано: 28.02.1988

Авторы: Дворкин, Монахов, Овечкин, Страхов

МПК: G01R 31/3177

Метки: интегральных, схем

...йередний фронт которого поступает на Ч-вход счетчика 2 иразрешает перепись в счетчик 2 двоичного кода, считываемого в моментопроса входа 13.п устройства из блока 3 постоянной памяти (по адресу и, задаваемому со счетчика 2) и поступающего на Э-входы счетчика 2.В ячейке памяти блока 3 постоянной памяти, имеющей адрес и, соответствующей входу 13.п устройства, записан адрес входа устройства (например, код 000 адреса входа 10 13. 1), на который поступает импульсная последовательность, являющаяся исходной (эадающей) относительно зависимой от нее импульсной последовательности на входе 13 .п. Поэтому по переднему Фронту первого отрицательного импульса переноса с выхода селектора 5 импульсов код 000 адреса входа 13.1 записывается в счет"...

Устройство для контроля выводов больших интегральных схем

Загрузка...

Номер патента: 1381513

Опубликовано: 15.03.1988

Авторы: Могутин, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G01R 31/303, G06F 11/22

Метки: больших, выводов, интегральных, схем

...вход мультиплексора, а мультиплексор 8 соединяет информационный вход группы 9 элементов И с вторым выходом демультиплексора. Таким образом, выводи модуля соответ 20 ствующие его выходам, оказнвавтся соединенными с его выводами, соответствувщим его входам.Нулевой контрольный код,формируемый триггером 6 управления, через коммутатор 2, демультиплексор 7 и мультиплексор 8, проходя через выводы модуля, поступает на информационный вход элемента 2 И-ИЛИ 1. Если в коде, поступавщем на информационный вход элемента 2 И-ИЛИ 1 присутствует30 хотя бн одна единица (что соответствует наличии хотя бн одной неисправности типа "константа 1" или обрыв) то на его выходе присутствует нуль и последовательность тактовых импуль- сов, формируемых генератором 4...

Устройство для контроля логических схем

Загрузка...

Номер патента: 1381517

Опубликовано: 15.03.1988

Авторы: Румянцев, Шлемин, Юсупов

МПК: G06F 11/26

Метки: логических, схем

...входах формирователей 16 устанавливаются требуелыс значения уставок, 381517Далее производится контроль объекта. Информация трех строк подпрограммы считывается из генератора 1 в регистры 2, 24 и 17. При этом в каждом5 разряде регистра 2 формируется кодовая информация, задающая сигнал с необходимыми амплитудными и временными параметрами по каждому контакту контролируемой схемы 5, в разрядах регистра 24 формируются кодовые комбинации, задающие сигналы с требуемым временным параметром по тем контактам с контролируемого объекта, по которым необходим контроль временных характеристик, сигналов, на соответствующих выходах регистра 17 устанавливаются единичные уровни напряжения, Содержимое регистра 2 по команде из блока 7,...

Устройство для контроля магнитных интегральных схем памяти

Загрузка...

Номер патента: 1381595

Опубликовано: 15.03.1988

Авторы: Карпенко, Пескова, Смирнов

МПК: G11C 11/14

Метки: интегральных, магнитных, памяти, схем

...порядка прохождения битов через отлельный накопительный регистр, то номер бита, вышедшего с некоторого на. коиительного регистра соответствует номеру считанного блока данных, поэтому для подрежима определения наработки на сбой накопительных регистров в счетчике битов фиксируется текущее число сигналов Новая страница. Если считанный бит не совпадает с эталоном, о чем свидетельствует наличие сигнала Ошибка, содержимое счетчика 4 заносится в блок 2.Первый сигнал Данные готовы сбрасывает Ю-триггер 10, устанавливая тем самым режим записи блока 2. Последовательность операций ио каждому сигналу Данные готовы следующая: в подрежиме определения наработки на сбой накопительных регистров содержимое счетчика 3 нара 1 цивается на 1, в то время...