Патенты с меткой «схем»

Номер патента: 734691

Опубликовано: 15.05.1980

Автор: Дорошкевич

МПК: G06F 11/22

Метки: вычислительных, машин, схем, цифровых

...условия полного контроля анализируемой схемы 6. Каждая подпрограмма разбита на два массива. Первый массив состоит из тестовой информации, в которой задаются номера входных контактов анализируемой схемы 6, адреса формирователей тестовых сигналов из регистра 2 тестовых сигналов, которые необходимо подключить ко входным контактам анализируемой схемы 6, а также номер ее выходного контакта, который подключается к блоку 10 кодирования контролируемых сигналов, т, е, первый мас- сив содержит информацию о необходимых коммутациях. Второй массив состоит из эталонной информации и содержит гп кодов контролируемого сигнала.Программа проверки схемы начинается с кода Начало программы. По этому коду блок 7 управления устанавливает устройство в исходное...

Номер патента: 734693

Опубликовано: 15.05.1980

Авторы: Джоджуа, Кванталиани

МПК: G06F 11/277

Метки: проверки, схем, функционирования, цифровых

...10, 10; 10" и 10" - к блоку 16 эквивалентных нагрузок и блоку 18 сравнения.Блок 3 управления подсоединен ко всем блокам устройства, кроме проверяемой схемы. Регистр 9 подсоединен к блоку 2 памяти,Выходные шины регистра 9 подсоединены к цифроаналоговым преобразователям 5 - 8 программного формирователя параметров, выходы которых в виде выхода программного формирователя параметров через коммутатор 14 и блок 15 сопряжения подключаются ко входам проверяемой схемы.Аналогично выходы программных фор. мирователей параметров 4 , 4" и 4 " подсоединены к проверяемой схеме 20. Входы регистра 11 подсоединены к входам блока 2 памяти, а его выход ко входам цифроаналогового преобразователя 12. Выход 12. т. е. формирователи 10 напряжений, через...

Номер патента: 734700

Опубликовано: 15.05.1980

Авторы: Велигурский, Гуринович, Маньшин

МПК: G06N 7/02

Метки: моделирования, схем, электронных

...устанавливаются упорядоченные рядь элементов. Командой из блока 8 устройство приводится в исходное состояние: коммутатор 7 переводится в нулевое оложсние, а счетчики- 1, 14 - 14 ГЬ 3 -13 п. олоки памяти 6 6 а, и 1 717, сорасываются в поль.Го комаплс из блока 8 коммутатор 7 2 с устанавливается и первое Гн)ло)кение, а В датчике 1 формируется слчайное число, ко торос ерсз,сепИфратоп 2 пост, пает на Вход блока 3. Для получения заданного значения слмчайнс)й Величины прсобразозанное СЛч;ЙНОЕ ЧИСЛО С ВЫО;2 бЛОКс 5 ГОСтуае 1 срез эгем.нт 5 1, (1 112 эсс.Г)снт 10 И и лает разрешениеа ппохо)клееНЕ регу- ЛЯРПЬ Х И.1 П",Г 1 ЬСОВ С 1 ГПГ.Ч)с 1 ТООс 1 9 Н 2 Э.ЕГ,Е;т 6 )б)1 Т 0. СВ 5.ЗИ 1 с 1 С"СГЧПК 4 1 ОЛОКИ Пахяти6и 1. Г.р 1 СОВ 12 лсИи В б;Гоге...

Номер патента: 734833

Опубликовано: 15.05.1980

Авторы: Домеников, Кудрявцев, Михайлов

МПК: H01L 21/66, H05K 1/11

Метки: интегральных, испытания, схем

...винты обозначены позицией 20,контактные выводы - 21 и оси - 22.Устройство работает следующим об- Юразом,Интегральные схемы укладываютсявыводами в направляющие пазы подвижных планок 10 и 11 на контакты 12, Взависимости от ширины корпуса расстояние между подвижными планками регулируется путем перемещения их по направляющим пазам 16 и 17 и стопоритсявинтами 20, Затем спускают вниз подвижные гребенки 2 с пружинными контактаЭОми 3, которые выходят из зацепления сконтактами 14 и 15 и, повернув крьпыки13 вокруг осей 22, укладывают испытуемые интегральные схемы своими выводами на контактах 12, обеспечивая пер 35вое контактирование. Крышки 13 закрывают на защелки 18, и пружинные контакты 14 и 15, вмонтированные в поворотные крышки 13...

Номер патента: 742956

Опубликовано: 25.06.1980

Авторы: Беличев, Жубр, Шуть

МПК: G05B 17/02, G06F 11/22, G07C 11/00 ...

Метки: комбинационных, проверки, схем, тестов, формирования

...1 проверяемой структуры, На 65 каждом из таких наборов определитель 7 каждой ячейки модели выделяет те элементы проверяемой стру. туры, на входах которых появляются проверяющие наборы. Сигнал с возбужденного выхода определителя 7 поступает на элемент 8 И и в случае если на выходе элемента 9 ИЛИ имеется потенциал, информирующий о наличии хотя бы одного чувствительного пути от данного элемента до выхода модели, устанавливает соответствующий элемент блока 10 памяти проверенных неисправностей. С выхода элемента И сигнал также поступает на вход 9 ИЛИ предшествующей ячейки, информируя ее о том, что ячейка, стоящая перед ней, чувствительна к изменению ее выхода,Таким образом, каждый функциональный элемент 4 ячейки, если он...

Номер патента: 744579

Опубликовано: 30.06.1980

Автор: Гаврилов

МПК: G01R 31/28, G06F 11/22

Метки: интегральных, схем

...2, На индикаторах 8 будут индицироваться нули. После этого блок управления 5 включает генератор тактовых импульсов 1, который начи. пает посылать импульсы на входы группы вход. ных сумматоров б. В группе входных регистров сдвига 7 начинает формироваться входная последовательность на вход проверяемой интег. ральной схемы 2. Причем длина этой последовательности будет больше длины последовательности, записанной во входной регистр сдвига 7 группы. Информация с испытуемой интегральной схемы 2 поступает на вход многоканально. го амплитудного дискриминатора 3; что изображено на фиг, 2 а. Каждый канал дискримина тора.3 имеет два выхода. Второй выход многоканального амплитудного дискриминатора 3 повторяет сигнал, поступающий на его вход, если...

Номер патента: 744580

Опубликовано: 30.06.1980

Авторы: Вепхвадзе, Гагошидзе, Григалашвили, Клдиашвили, Которашвили

МПК: G06F 11/08

Метки: логических, схем

...шестнадцатиричной формах. В блоке 14 помещается знаковый генератор, ко. торый в соответствии с полученной информацией осуществляет выработку управляющего сигнала засвечением луча в требуемых развертках и точках.Цифровая информация соответствует только одной ячейке памяти, тогда как временная ди. аграмма содержит информацию как с этойячейкй йаЫяти, так и несколько бигов инфор.мацйи по каждому каналу в сторону воэрастания номера ячеек блока памяти. 744580 адикации таким, образом, что если требуетсяконтролировать данные, предшествующие клю.чевому слову, то тогда происходит прекращение процесса непрерывной записи в блок 6 памяти и устройство переходит в режим отобра.жения информации, а если требуется массивданных, последующих ключевому...

Номер патента: 744615

Опубликовано: 30.06.1980

Авторы: Федотов, Цилько

МПК: G01R 31/28, G06F 17/00

Метки: монтажа, проверки, релейных, схем

...подключена к блоку 5. Блок12 предназначен для ручного вводакоманд проверки и управления блоками устройства в ручном режиме.Устройство работает следующимобразом.Устройство Функционирует в режиме восприятия программы или в режиме изготовления программы проверки.Проверка контролируемого объектаосуществляется одновременно подвум отдельным программам, которыесоставляются в,соответствии с электрической схемой контролируемогообъекта.Первая программа - это динамическая последовательность выбора точек,между которыми проверяется состояниеэлектрической цепи, выбора признаков и точек, которые полключаютсяк силовым шинам источника питания 65 выбора необходимых измерительныхэлементов, осуществляющих проверкусостояния электрической...

Номер патента: 746437

Опубликовано: 05.07.1980

Авторы: Белянин, Володарский, Самарцев, Туз

МПК: G01R 31/303, G06F 11/07

Метки: интегральных, параметров, схем

...результатам опросаформирует команды очередности, поступающие на дешифратор 3 таким образом, что первой поступает команда,соответствующая наибольшему коду,поступавшему из определенного счетчика блока 15, затем - команда, соответствующая меньшему по величинекбду и так в порядке убывания величины кодов до наименьшего (иначе УВМ1 формирует команды очередности всоответствии с величиной кодов счетчиков в блоке 15 в порядке их убывания). Если коды ряда счетчиков иливсех равны, то команды очередностиформируются в определенной последовательности, определяемой программой, заложенной в УВМ 1,УВМ 1 передает в счетчик 2 начальный адрес номера последовательности тестовых комбинацийВ то жевремя на вход дешифратора 3 и коммутатора 4 из УВМ 1 поступает...

Номер патента: 746443

Опубликовано: 05.07.1980

Авторы: Маслов, Пушкин, Самсонов

МПК: G05B 23/02

Метки: интегральных, параметров, схем

...занцый сигнал с выхода блока 7 поступает через элемент И 13 в измерительный канал 111 на входы Н-разрядного счетчика 25 и формирователя 22, а также через элемент РЛИ 15 на вход блока 7.По получении указанного сигнала счетчиком 25 содержимое последнего увеличивается на едицицу, что соответствует установлению кода адреса второй контролируемой ячейки. При этомформирователь 22 вырабатывает сигнал на проведение подзарядки и запрещает работу дешифратора 24 на время подзарядки. По окончации указанного сигнала блок 7 формируетвремеццой интервал на установление переходных процессов для контроля второй ячейки. Измерение параметров второй и последующих ячеек происходит вышеописанным образом.Информация о результатах контроля ячеекпамяти...

Номер патента: 748303

Опубликовано: 15.07.1980

Авторы: Маслов, Праслов, Самсонов, Черномашенцев

МПК: G01R 31/28

Метки: интегральных, памяти, схем, функцией, функционального

...БИСи занесение данных в регистр 17 дани по которому в режиме записи заноб 3 уществляется по поступсится информация в ячейкиленни первого тактового импульса спо связи выхода формирователя 7 свыхода синтезатора 5 частот на вхоустройст ОмРежимесчитывания информации иэ сигналов с ныходон синтезатора 5 частот и лотактоВой частоты и сиг а а гического блока б, поступающим надения Считывание Формирователемвходы формирователя 7 управляющих7 формируется импульс, стробируюшийсигналон и стробимпульсов, последнийприем информации н компаратор 1 фор рует импульс, который подаетсяданных из контактного.устройств с выхода формирователя 7 на контакт -и сравнения этой информации с ожиное устройство 1 с контролируемойдаемой. По связи выхода формироваБИС и...

Номер патента: 748420

Опубликовано: 15.07.1980

Авторы: Бессмертных, Новиков

МПК: G06F 11/26

Метки: диагностирования, диагностического, комбинационных, построения, схем, теста

...5 или б.Элементы 8, стоящие в выходныхцепях одного из коммутаторов 5 и бРуправляющими входами подключены квыходам соответствующих элементов7 И, подключенных к выходам другого коммутатора 5 или б,а их выходыподключены к входам дешифратора 9.Дешифратор 9 выполнен, например матричным и служит для преобразованиядвоичного кода на входе в терминахсостояний переменных ПКНФ и ИКНФв сигналы, соответствующие состоянию входных переменных схемы. Коммутатор 10 служит для управления работой чувствительных элементов блока 4 и с переходом на единичйое положение разрывает цепьпитания коммутатора 3, который остается в отключенном положении доприхода коммутатора 10 в положение 55 0 , а совместно с шифратором 11,выполненным, например,...

Номер патента: 748422

Опубликовано: 15.07.1980

Автор: Гаврилов

МПК: G01R 31/28, G07C 3/14

Метки: интегральных, схем

...60количества с этим зондом на выходедискриминатора 2 появится сигнал"брак на выходе" тех каналов, зондй которых замыкают с выбранйымзондом, номер которого фиксируется 45 регистром 8, На блок 5 поступаетсигнал "сбой" с выхода элементаИЛИ 3. Оператор исправляет корочение и осуществляет повторный запускданного режима. С генератора 7 сигнал поступит на вход регистра 8, вкотором произойдет перемещение "единицы" из первого разряда во второй,Прй этом произойдет проверка на замыкание второго зонда с остальнымизондами и т. д. до последнего зонда.Перенос единицы иэ старшего разрядарегистра 8 в первый фиксирует окончание первого режима и отсутствиезамыканий между зондами.При контроле на функционированиеблок управления 5 записывает в регистр...

Номер патента: 748879

Опубликовано: 15.07.1980

Автор: Сколецкий

МПК: H03K 19/02

Метки: логических, схем

...ключевых элементов 7, 8. Вход ключевого элемента 7 подключен к аноду диода 9 и через резистор 10 к положительной шине 12 питания. Вход ключевого элемента 8 объединен с катодом диода 9 и входным контактом 13 устройства и че748879 Наказ 426 3,/5995 Полни.нее рез резистор 11 подключен к общей шине питания. На шину 14 подается смещенйе,устройство для контроля логических,элементов работает следующим образом.При .подключении питания при свободном состоянии входного контакта 13ключевой элемент 7 открыт током, проходящим через резистор 10, а ключевойэлемент 8 закрыт, так как прямое падение напряжения на диоде 9 понижаетпотенциал его входа ниже порога открыванияЭлемент 2 И-НЕ 3 закрыт низким потенциалом с выхода ключевогоэлемента 7, а элемент 2...

Номер патента: 765813

Опубликовано: 23.09.1980

Авторы: Колпаков, Милькевич, Семенов, Сычев, Шевелев

МПК: G06F 17/16

Метки: испытаний, матричных, проведения, радиоэлектронных, схем

...значение, и выдает команду. на продолжение работы устройства. Блок 13 определения матриц коэффициентов влиянияреализует для каждого номинального вектора параметров, получившихся в ходе обработки двумерных сечений длякаждой исходной случайной точки, вектор-столбец коэффициентов влияния параметров исследуемой схемы под действием определенного числа наборов случайных внешних воздействий на исследуемую схему, Блок 14 определения модулей коэффициентов влияния реализует модули коэффициентов влияния для каждого вектора коэффициентов влияния, получившихся в результате воздействия на схему, составленную из оптимальных номинальныхзначений параметров, полученных в результате обработки двумерных сечений для каждой исходной случайной точки,...

Номер патента: 767674

Опубликовано: 30.09.1980

Авторы: Горохов, Николаев, Нюхалов, Храпко

МПК: G01R 31/3177

Метки: интегральных, схем

...зонда подключена, квходам контролируемой интегральной схеМы. Идентичные выходы эталонной интегральной схемы 1.и контролируемой интегральной схемы подключенык блокам сравнения 4 - 4 . Квходам и выходам эталоннойинтегральной схемы 1 подключены блоки 5 - 5анализа и запоминания переключений.Блоки 5 - 52 и выдают сигнал логи,ческой 1 при изменении входногосигнала из 0 в 1 или наоборот.По мере прохождения цикла проверкиконтролируемой интегральной схемыблоки 5 - 5 фиксируют наличие изменяющихся сигналов на входах и выходах эталонной интегральной схемы 1.После того,как переключения произошли на всех выводах эталонной интегральной схемы 1, элемент И 7 выдаетсигнал на индикатор 10 переключений,При наличии идентичных сигналовна...

Номер патента: 767767

Опубликовано: 30.09.1980

Авторы: Кипецкий, Теслюк

МПК: G06F 11/22

Метки: сравнения, схем

...3 сдвига, а на вход первого разряда регистра 2.сдвига с выхода первого элемента И-ИЛИ9 подается логический нуль.5По (20 +1)-му тактовому сигналу впервый разряд регистра 3 сдвига заносится логическая единица, а в первыйразряд регистра 2 сдвига - нуль, Одновременно в триггеры 5 и 6 записываются логические "0" и1 соответственно.Схема 1 сравнения выдает на блок 8 сигнал Х ( Д ( В). Тактовые сигналы от(2 п+1)-го до (3 О)-го сдвигают логическую единицу в регистре 3 сдвига, в , Нрегистре 2 в сдвиге участвуют нули вовсех разрядах. При этом числа АВ,что соответствует нулевому состояниювторого триггера 5 и единичному состояниютретьего триггера 6,По (3 И )-му 20тахтовому сигналу четвертый триггер 7опрохидывается в нулевое состояние, ана входы...

Номер патента: 771617

Опубликовано: 15.10.1980

Авторы: Кнышев, Скибинский, Сливицкий, Чекаловец

МПК: G05B 23/02

Метки: больших, интегральных, схем

...схемы 11,логический блок 12, измерительный блок 13.Устройство работает следующим образом.Блок 1 предназначен для ввода программы контроля в вычислитель 2 и вывода иэ него результатов контроля. Вычислитель 2 осуществляет обмен информацией посредством блока 3, информация с которого последовательно в виде двоичного параллельного кода поступает на блок 4, блок 5, генератор б, блок 7, блок 8 Блок 4 преобразует цифровые коды в аналоговые граничные сигналы, которые поступают на первые входы соответствующих компараторов 10. Блок 5 предназначен для подключения блоков системы к контрольным выводам большой интегральной схемы. Генератор б формирует из кода тестовую информацию в виде логических сигналов 0 и 1, которые поступают на входы...

Номер патента: 773576

Опубликовано: 23.10.1980

Автор: Поташник

МПК: G05B 23/02

Метки: диагностики, релейно-контактных, схем

...извне, напримернажатием кнопки "Гашение" (на чертеже не указана), устанавливают задатчик 2 и счетчик 10, а значит и всеустройство для диагностики, в начальное состояние. При этом на выходеблока 8 и на соединенном с ним входеблока 3 устанавливается "0" вследствие чего блок 3 переходит в рабочеесостояниеНа входе элемента И 19соединенном с выходом элемента НЕ 17 40устанавливается "1", открывая элементИ 19 для прохождения управляющегосигнала на вход генератора 9,На начальном выходе задатчика 2,принадлежащем группе первых выходов, 65 соединенном со вхо,ом элемента НЕ 18 и входами элементов И 20 и ИЛИ 22, появляется сигнал "1". Следовательно, на вход элемента ИЛИ 1, соединенный с выходом элемента НЕ 18 поступает "0",а на входы элемента И...

Номер патента: 773793

Опубликовано: 23.10.1980

Авторы: Дубинин, Кружанов, Овчинников, Сафронов

МПК: H01L 21/8222

Метки: биполярных, интегральных, полупроводниковых, схем

...окна для загонки примеси во вторые области,например области р+. При загонкеримеси во вторые области открытыкна, вскрытые как для загонки в перФвые, так и для загонки во вторыеобласти, и примесь попадает в те идругие области. Это накладывает требование на последовательность операций эагонки. Первой должна производиться загонка той примеси, концентрация которой в изготавливаемой конструкции должна быть больше, В этомслучае вторая загонка не изменяеттип проводимости в первых областях.Если, например, конструкция такова,что концентрация в областях и+ должна быть больше, чем концентрация вобластях р+, то первой из двух указанных операций загонки должна производиться эагонка донорной примесив области и+.Разгонку акцепторной и...

Номер патента: 775732

Опубликовано: 30.10.1980

Авторы: Бессмертных, Горшков

МПК: G06F 11/22

Метки: бесповторных, диагностирования, комбинационных, построения, проверяющего, схем, теста

...функции выхода. В настоящем устройстве используется указанное свойство.На чертеже представлена функциональная схема устройства,Устройство содержит источник 1питания, блок 2 управления, первыйкоммутатор 3 для переменных элементарных конъюкций, блок 4 памяти обработанных переменных, блока 5 памятисостоячий входов диагностируемой схемы 8, второй коммутатор б для переменных логической функции, электронные ключи 7, 8, 9, диагностируемуюсхему 10, элемент И 11, индикатор 12проверяющего теста, блок 13 фиксации неисправностей, генератор 14эталонных сигналов.Устройство работает следующимобразом.С,помощью блока 2 подается напряжение источника 1 на вход коммутаторов 3 и б, с помощью которых соответствующие команды проходят на входыблока 5. С выхода...

Номер патента: 779942

Опубликовано: 15.11.1980

Авторы: Джагаров, Манукян

МПК: G01R 31/3177

Метки: испытания, логических, схем

...о несовпадении сигналон на входах блока сравнения 12,останавливается генератор входных импульсов 1. При этом сигнал с выхода блокасравнения 12 через элемент запрета 4воздействует на триггер 13 и переводит его н другое устойчивое состояние,при котором на индикатор 7 воздействует сигнал .1, и индикатор 7 возбуждается, При этом сигнал 0,возникший на втором плече триггера 13через иннертор 29 поступает на управляющий вход элемента запрета 5 и блокирует индикатор 6,В случае, если испытуемая схема 31исправна, то с подачей на ее вход последней комбинации входных импульсови разрядов двоичного счетчика импульсон 2 заполняются, Поэтому следующийимпульс вызонеТ сигнал 1 и (и+1) -ом разряде, что приведет к остановкегенератора входных...

Номер патента: 788014

Опубликовано: 15.12.1980

Авторы: Давидович, Колобов

МПК: G01R 17/10

Метки: измерительных, нулевых, схем, уравновешивания

...ПОКаэа Гтр: р СХЕМЫ.; Т; Ойс т Ва Оаа тэуОттГО -аадтЯГаллс,йу с т р О 1 . с т В О с Оде Г хи т 1 э ге "11 т а т 1 ь у о1, гееГатор 2, преобразовате 11а: Р 571(еИЯусклктель 4 Выборс 1 пределов с дискретно регу,г 11 Р 5 е"ст и об- .ОРазцовыми мерами, цифроаналоговый прес.бравОВаТЕЛЬ 8 уСКЛИТЕЛЬ б СИГНалаРазбаласа с Дискретно регулируегымкоэффициентом передачи, пороговыес.хемы (Пс) 7, регистр, управляющий4ИЗМЕНЕНИЕМ КОЗтт 71 ИЦИЕНта ПЕРЕДаЧИ УСИ 7 Итеттс 1 ВР 7 81 ЕГКСТР т уг 1 рс В 7 яЭЩИИЗМЕЕИСМ КСЭ 1 ИЦИЕта ПЕРЕДаЧИ УСИ -т,иетсг (ВО, с), )лок управления(ЬУ) 10,В р и м а р. В триборе с пятизначным отсчетом, имеющим 4 предела измереИЯ, требуатс;я Выбрать предел приУСЛОВИИ ЧТО КЗЕРЯЕмая ВЕЛИ 1 ИНа ОТ -ностся к четвертому пределу, а...

Номер патента: 788054

Опубликовано: 15.12.1980

Авторы: Араратов, Сколецкий

МПК: G01R 31/317

Метки: зонд, импульсный, схем, цифровых

...импульс положительной полярности попадает на вход дискриминатора с задержкой, которая несколько больше длительности вырабатываемого импульса.Контрольная точка имеет единичный уровень.При этом уровни на выходах 12 и 13 меняются на противоположные, а 1это приводит к подготовке к работе формирователя 6 и индикации единичного уровня контрольной точки посредством свечения индикатора 23 (красный светодиод) .Импульс от генератора 3, умощненный формирователем 6, поступает в виде импульса отрицательной полярности на выход 8 зонда. Как и в предыдущем случае элемент задержки 11 препятствует укорачиванию и пропаданию импульса.В обоих рассмотренных случаях до момента формирования импульса зонд не оказывает влияния на контролируемую схему. Токи...

Номер патента: 788057

Опубликовано: 15.12.1980

Автор: Лигоненко

МПК: G01R 31/303

Метки: больших, динамических, интегральных, моп-структурах, схем

...изобретения Составитель С. БычковТехред А.Ач Корректор Н. Григорук Редактор И. Ткач Заказ 834 б/54 Тираж 1019 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, У.-35, Раушская наб., д. 4/5Филиал ППП фПатент, г. Ужгород, ул. Проектная, 4 фаз генератора 4 фазных импульсов. Входные сигналы генератора 1 входных и контрольных импульсов поступают на проверяемую интегральную схему 5. На анализатор 3 работоспособности одновременно поступают входные сигналы проверяемой интегральной схемы 5 и контрольные сигналы (правильный ответ) генератора 1 входных и контрольных сигналов. Совпадение выходных импульсов с контрольными указываетна правильную работу проверяемой инте гральной схемы 5. На вход модулятора...

Номер патента: 788077

Опубликовано: 15.12.1980

Автор: Сколецкий

МПК: G06F 11/00

Метки: схем, цифровых

...входная шина устройства не подключена к контролируемой точке (состояние "обрыв" ), то патенциал на входе эмиттерного повторителя 1 близок к потенциалу незадействованного входа вентиля 3, т.е. Од1,5 В. Что касается потенциала йа выходе 5 эмиттерного повторителя, то, ввиду падения напряжения на прямом р-и переходе транзистора, он меньше примерно на 0,8 В, т.е. Ощ й 0,7 В. Таким ,образом, потенциал О на выходе веи тиля 3 соответствует логической "единице", а потенциал О, - логическому "нулю", следовательно, точка 17 имеет низкий уровень, а точки 18 и 19 - высокий. Это приводит к свече аню сегмента 14 индикатора 6.Если входная шина устройства контактирует с точкой, имеющей уровень логической фединицы", то точки 15, 16 и 19 имеют...

Номер патента: 789812

Опубликовано: 23.12.1980

Автор: Хейман

МПК: G01R 19/04

Метки: схем, электрических

...блоком управ-пения согласно программе контроля.Устройство работает следующим образом.По команде иэ блока 10 управленияв блоке 3 коммутации замыкается контакт,через который подается ток от стабилизатора 1 тока на контролируемую электрическую схему 4. В контролируемой электрической схеме 4 начинается переходнойззпроцесс. Напряжение с контролируемойэлектрической схемы 4 через разделительный трансформатор 7 поступает на входвторого запоминающего усилителя 6. Разделительный трансформатор 7 служит дпя 4 йустранения влияния входных параметроввторого звпоминакяцего усилителя 6 наработу контролируемой электрической схеммы 4,На первый вход первого запоминающего усилителя 5 иэ стабилизатора 1 токапоступает постоянный ток. Под воэдейс 1вием...

Номер патента: 799118

Опубликовано: 23.01.1981

Авторы: Алиев, Сколецкий

МПК: H03K 5/01

Метки: логических, схем

...13 и резистора 14, инвертор 15, триггеры 16 и 17, третийи четвертый элементы 18 и 19 индикации, входную шину 20, шину 21 питания, шину 22 напряжения смещения. 0303540 Элементы И-НЕ 5 и 7 открыты высокими потенциалами, поступающими свыходов элемента И-НЕ б И ключевогоэлемента 8. Вследствие этого триггеры 16 и 17 сброшены в "ноль", и черезэлемент 2 И-НЕ 7 светится элемент 18индикации, в то время как элемент19 индикации не светится.При подключении входной шины 20к контролируемой точке с высокимпотенциалом ключевой элемент 9 открывается током, проходящим черезрезистор 10, так как диод 12 запертвысоким потенциалом контролируемойточки. Ключевой элемент 8 такжеоткрывается, и низкий потенциалс его выхода, проходя через элемент И-НЕ 5,...

Номер патента: 834865

Опубликовано: 30.05.1981

Автор: Майковский

МПК: H03K 5/00

Метки: исходное, состояние, схем, установки, цифровойавтоматики

...элемент 4, пороговый элемент 5 и два двухвходовых логических элемента И - НЕ 6 и 7, диод 8, элемент 9 памяти и источник 10 питающих напряжений.Ограничительный резистор 2 одним концом подключен к одному из источников 10 питающих напряжений, а вторым - к входу порогового элемента 5. Элемент 9 памяти подключен к источникам 11 - 1 - 11-и напряжений, а его выходы - к входам ключе- веге элемента 4, выход которого подключен к первым входам логических элементов И - НЕ 6 и 7. Вторые входы логических элементов И - НЕ подключены к выходу порогового элемента 5, Выход логического элемента И - НЕ 6 подключен через диод 8 ко входу порогового элемента 5, а выход логического элемента И - НЕ 7 - к установочному входу элемента 9 памяти. Входы...

Номер патента: 857890

Опубликовано: 23.08.1981

Авторы: Амбарцумян, Андрунакиевич, Архипов, Ивченков, Потехин, Рыдныч, Угнивенко, Чачанидзе

МПК: G01R 31/3177

Метки: интегральных, многоканальное, схем, функционального

...регистра 1. При этом, входной регистр 1 функционирует по переднему фронту единичного логического уровня, вырабатываемого генератором 4, а распределитель 10 - по заднему фронту указанного единичного логического уровня. Вследствие этого, в первом такте осуществляется запись во входной регистр 1 первого набора выходных сигналов объекта контроля, который сравнивается в блоке 6 первого канала с первым набором контрольных сигналов, поданных с выходов соответствующего блока 7 памяти и хранимых в регистре указанного блока 6 сравнения. По первому сигналу распределителя 10 результат сравнения через элемент И 11 первого канала запоминается на соответствующем триггере 12, предварительно установленном в нулевое состояние. Одновременно с этим...