Узел для контроля интегральных микросхем

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУ БЛИН А 1.(51)4 С Г 11 ОО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР.ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 98/2(54) УЗЕЛ ДЛЯМИКРОСХЕМ (57) Изобретти вычислитебыть использтегральных ми к об ие относи ной техни ки и можетзработкеачестве .троля. Це нвано при ркросхем в рол встроенного элемента(56) АвторУ 325706,Авторск9 837283,ОНТРОЛЯ ИНТЕГРАЛЬНЫХ 8012821 изобретения является повышение достоверности контроля узла. В узле дляконтроля интегральных микросхем приравенстве сигналов на информационных входах формируется единичный сиг.нал на выходе исправности узла, акод на контрольных выходах узла повторяет входной код, При неравенстве сигнало узла на мируетс контрол инверснь коду. Инв венстве можност на информационных входах выходе исправности узла форнулевой сигнал, а код на ных выходах узла является м по отношению к входному ерсия входного кода при нера входных сигналов дает возповысить достоверность конт ил., 1 табл, 1282132Изобретение относится к вычйсЛйтельнои технике и может быть использовано при разработке интегральных микросхем в качестве встроенного элемента контроля. 5Целью изобретения является повыше ние достоверности контроля узла,На фиг. 1 приведена функциональная схема узла для контроля интегральных микросхем; на фиг. 2 - вари ант построения узла на МОП-транзисторах.Узел для контроля интегральных микросхем (фиг. 1) содержит информационные входы 1-3 узла, элементы 415 7 равнозначности, выход 8 исправности узла и контрольные выходы 9-11 узла.На фиг. 2 обозначены делитель 12 напряжения, шина 13 питающего напря-.20 жения, шина 14 нулевого потенциала, МОП-транзисторы 15-44.Узел для контроля интегральных микросхем работает следующим образом.При подаче на первый 1, второй 2 и третий 3 информационные входы узла трех одноразрядйых чисел на выходах 18-11 узла формируются сигналы сравне- ния входных чисел в соответствии с таблицей. Как видно из таблицы, при равенстве входных сигналов на выходе 8 исправности узла Формируется единичный сигнал, а на контрольные. выходы 9-11 узла входные сигналы про. ходят без изменения.При неравенстве входных сигналов на выходе 8 исправности узла формируется нулевой сигнал, а на конт рольных выходах 9-11 узла присутствуют инвертированные входные сигналы вТакое построение узла для контроля интегральных микросхем позволяет,45 повысить достоверность контроля. Конт. роль равенства входных сигналов не только по сигналу на выходе 8 исправности узла, но и путем сравнени сигналов, например, на информацион ном входе 1 узла и на контрольном выходе 9 узла, позволяет обнаружить неисправность даже при обрыве связи между выходом первого элемента 4 равнозначности и выходом 8 исправ ности узла, Так можно повысить достоверность контроля.Необходимость применения такого узла для контроля интегральных микросхем обусловлена тем, что внутри интегральных схем часто имеются однотипные узлы, для проверки которых используются одинаковые тесты.Узел для контроля интегральных микросхем, построенный на МОП-транзисторах (фиг. 2), работает следующим образом.Пусть на информационные входы 1 и 3 узла поступают единичные сигналы, а на информационный вход 2 узла нулевой сигнал. В этом случае транзисторы 16, 18 и 20 первого элемента 4 равнозначности открыты, а транзисторы 17, 19 и 21 - закрыты и на выходе 8 исправности узла Формируется высокий потенциал (логический ноль). Этот же сигнал поступает на первый вход второго элемента 5 равнозначности и открывает транзистор 26 (транзистор 23 в этом случае закрыт). Одновременно на второй и третий входы второго элемента 5 равнозначности поступает единичный сиг- . нал с информационного входа 1 узла, который открывает транзисторы 24 и 25. Транзисторы 27 и 28 в этом случае закрыты. Ток через схему не протекает и, следовательно, на выходе 9 узла формируется потенциал высокого уровня (логический ноль) . Нулевой сигнал с выхода первого элемента 4 равнозначности поступает и на первый вход третьего элемента 6 равно" значности, на остальные входы кото- рого поступает нулевой сигнал с информационного входа 2 узла. В этом случае протекает ток через транзисторы 33-35, и на выходе 10 узла формируется низкий уровень сигнала, соответствующий логической единице.Кроме того, нулевой сигнал с выхода первого элемента 4 равнозначности поступает на первый вход чет-. вертого элемента 7 равнозначности, на остальные входы которого поступает единичный сигнал с входа 3 узла, В этом случае транзисторы 38-40 открыты, а транзисторы 37, 41 н 42 закрыты и с выхода 11 узла снимается сигнал, соответствующий логическому нуТаким образом, при неравенстве входных сигналов произошло инвертирование входных сигналов на выходах 9-11 узла.1282132 О О 0 0 О 0 О О 0 О О О 0 О 0 О О 0 0 0 0 0 О 0 0 Формула изобретейияУзел для контроля интегральных микросхем, содержащий первый элемент равнозначности, причем входы первого элемента равнозначности являются информационными входами узла, выход первого элемента равнозначности является выходом исправности узла, о т л и ч а ю щ и й с я тем, что, с целью повьппения достоверности контроля, в него введены три элемента рав-нозначности, причем выход первого элемента равнозначности соединен с первыми входами второго, третьего и чет вертого элементов равнозначности, первый, второй,и третий информационныевходы узла объединены с вторыми итретьими входами соответственно второго, третьего и четвертого элементов равнозначности, выходы которыхявляются контрольными выходами узла.1282 32 Составитель В,ГречневРедактор И,Николайчук Техред В,Кадар Корректор Е.Сирохман Заказ 7 о изводственно-полиграфическое предприяти ород, ул, Проектная,/48 Тираж ВНИИПИ Государств по делам изобрет3035, Москва, Ж,Подписнкомитета СССРоткрытийая наб., д. 4 нного ний и Раушс