Устройство для контроля интегральных схем

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 9) 51) 4 М 1/1 САНИЕ ИЗОБРЕТЕНИ рл Русски ство СС 02, 197 ность,54) устРойст АЛЬНБ 1 Х СХЕМ 1 КОНТРОЛЯ ИНТ СУДАРСТВЕННЫЙ КОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(57) Изобретение относится к контрольно-измерительной технике, Изобретение позволяет повысить надежность контроля интегральных схемпутем уменьшения перегрузок отрицательным напряжением. Это достигается тем, что за счет введения фазокорректирующих блоков, блока аналоговой памяти существенно уменьшаются выбросы отрицательного напряжения на выходах программируемых источников. 3 з. п, ф-лы, 6 ил,90522 2 1 12Изобретение относится к контрольно-измерительной технике.Цель изобретения - повышение надежности контроля интегральных схем путем уменьшения их перегрузок отрицательным напряжением.На фиг. 1 приведена функциональная схема устройства на фиг, 2 функциональная схема первого фаэокорректирующего блока; на фиг. 3 функциональная схема второго фаэокорректирующего блока, на фиг. 4 - функциональная схема блока аналоговой памяти на фиг. 5 - функциональная схема блока анализа годности; на фиг. 6 - временные диаграммы работы устройства.Устройство содержит программируемый источник 1 напряжения режима, выполненный на делителе напряжения на резисторах 2 и 3, усилителе 4 и усилителе 5 мощности, выход источника 1 соединен с клеммой 6 для подключения первого входа контролируемой интегральной схемы 7, программируемый источник 8 испытательного напряжения, выполненный на делителе .напряжения на резисторах 9 и 10, усилителе 11, усилителе 12 мощности, датчике 13 тока и повторителе 14 напряжения, выход источника 8 соединен с шиной 15 для подключения второго входа интегральной схемы 7, источник 16 опорного напряжения, подключенный через ключ 17 и 118 к первым входам источников 1 и 8 соответственно, инвертор 19, включенный между выходами повторителя 14 и первым входом сумматора 20, второй вход которого соединен с выходом усилителя мощности 12, а выход - с входом блока 21 анализа годности и информационным входом блока 22 аналоговой памяти, Первые управляющие входы фазокорректирующих блоков 23 и 24 соединены с выходом элемента НЕ 25, вторые управляющие входы - с выходом блока 22, а информационные входы - соответственно с выходом усилителя и шиной 15, управляющие входыключей 17 и 18 и вход элемента НЕ 25, управляющие входы блока 21 анализа и блока 22 подключены соответственно к входным шинам 26-28.Блок 23 (фиг. 2) образуют делитель напряжения на резисторах 29 и 30, накопительный элемент на конденсаторе 31, ключ на транзисторе 32, усилитель 33 и ключ 34Блок 24 (фиг. 3) состоит из делителя напряжения на резисторах 35и 36, накопительного элемента на конденсаторе 37, ключа на транзисторе38, усилителя 39 и ключа 40,Блок 22 (фиг. 4) содержит повторители напряжения 41 и 42, ключ на10 транзисторе 43, накопительный элемент на конденсаторе,44. Блок 21(фиг, 5) состоит из аналого-цифрового преобразователя (АЦП) 45 и цифрового компаратора 46, причем на пер 15 вые входы компаратора подается кодс выхода АЦП, а на вторые " код,соответствующий граничному значениюизмеряемого тока.На временной диаграмме (фиг. 6)20 обозначено П , П П - напряжения на входах 26, 27 и 28 устройства; Н - напряжение на выходе элемента НЕ; П- напряжение на выходеусилителя мощности 5, П. и П25фз -напряжение на выходах усилителя мощности 12 и датчика 13.Устройство работает следующимобразом.Проконтролируем величину тока ко 3 О роткого замыкания 1 интегральнойсхемы с заданием напряжения О В наиспытуемом выводе. Ток 1 долженкзлежать в определенных пределах. Исходя иэ этого устанавливают (прог 35 раммируют) величины резисторов 2 и3 в программируемом источнике 1 ирезисторов 9 и 10 датчика 13 тока впрограммируемом источнике 8, включают источник 16 и подключают соответ 40 ствующие выводы интегральной схемы7 к шинам 6 и 15, одновременно подают команду по входу 26 включенияключей 17 и 18. Команда по входу 26,проинвертированная элементом НЕ 25,отключает фазокорректирующие блоки23 и 24 (запирает ключи 39 и 40),исключая их из цепей обратной связиусилителя 4 и источника 8. В моментвремени С, напряжения О начинаетрасти, в результате чего начинаетрасти ток 1. Напряжение П, начинает расти до момента времени с , затем программируемый источник 8 начинает отрабатывать указанное напряжение в сторону уменьшения его до О Всо скоростью, определяемой его диначеской характеристикой (на процессустановления напряжения П фазокорректирующие блоки 23 и 24 влиянияне оказывают, так как в исходномсостоянии ключи 34 и 40 закрыты иток не проводят). Таким образом завремя С - установления напряже 1 4ния П, имеется изменяющееся полозжительное напряжение (положительный"выброс" напряжения), которое разрушающего действия на контролируемуюинтегральную схему 7 не оказываетПри этом амплитуда и длительностьвыброса прямо пропорциональны разности скоростей установления переход.ных процессов в программируемыхисточниках 1 и 8,По окончании переходных процессов в программируемых источниках 1и 8 в момент времени С в точках Аи В, устанавливаются напряженияП = О В П = -1 К соответзхзственно. Падение напряжения на датчике 13 выделяется сумматором 20,представляющим собой масштабныйусилитель с двумя входами с козффицинтом усилителя К на один из1входов подается напряжение Ц не 12посредственно от датчика 13, а надругой - напряжение П датчика 133через инвертор 19, Выходное напряжение П= К, 1 К сумматора 20,пропорциональное измеряемому току1интегральной схемы 7, подаетсяна первые входы блоков 21 и 22.Далее по.напряжению П на входе 27 в блоке 21происходит сравнение величины тока1 с граничным значением и формирование признака годности контролируемой интегральной схемы,Одновременно по входу 28 происходит запись уровня выходного сигнала сумматора 20 в блок 22, который обеспечивает запоминание напряжения, пропорционального измеряемому току 1 на время переходных процессов в источниках 1 и 8. Это напряжение поступает на вторые управляющие входы фазокорректирующих блоков 23 и 24, В зависимости от величины управляющего напряжения меняется величина постоянной времени передаточной характеристики так, что фаза сигнала на выходе блока 23 отстает относительно фазы сигнала на его входе на величину -(величина фазового сдвига), а фаза сигнала на выходе фазокорректирующего блока 24 опережает фазу сигнала на входе навеличину + 1В результате фазокорректирующий блок 23 автоматически настраивается на режим задержки фазы выходного сигнала на величину М, , а блок 24 - на режим опережения фазы на величину МВ момент времени С , когда снимается напряжение с входа 26, ключи 17 и 18 размыкаются и подключают фа" зокорректирующие блоки 23 и 24 (ключи 34 и 40 открыты). Начинается процесс выключения программируемых источников 1 и 8, При , этом фаэокорректирующие блоки включены в,цепь обратной связи усилителя 4 и источни 5 10 15 формула изобретения 45 50 1. Устройство для контроля интегральных схем, содержащее программируемый источник напряжения режима и программируемый источник испытатель" ного напряжения, первые входы которых соответственно через первый и второй ключи соединены с выходом источника опорного напряжения, а первые выходы являются соответственнопервой и второй выходными шинами, управляющие входы первого и второгоключей объединены и являются первойвходной шиной, последовально соединенные инвертор, сумматор, блок ана 55 лиза годности, вторые входы которогс ка 8. Так как соответствующим подбором параметров цепей фазокорректи рующих блоков 23 и 24 можно обеспечить практически одновременное иэ менение напряжений Н, и П на2выходах источников 1 и 8, то величина отрицательного выброса напряженияна испытуемом выводе интегральнойсхемы 7 практически тоже будет равно 25 нулю (на графиках 0 ,П, и Чз ффиг. 6 показаны переходные процессысоответственно сплошной линией безфазовой коррекции, пунктирной линией - с фазовой коррекцией).30 Блок 22 аналоговой памяти работает следующим образом.Напряжением по входу 28 открывается транзистор 43, и выходное напрягжение сумматора 20 через повторитель 35 41 запоминается на конденсаторе 44.Напряжение с конденсатора 44 через.повторитель 42 поступает на управляющие электроды (затворы) транзисторов 34 и 40, устанавливая соответст вующие сопротивления К , исток-стокэтих транзисторов.являются, второй входной шиной, вход инвертора и второй вход сумматора соединены соответственно с вторым и третьим выходами программируемого источника испытательного напряжения, 5 о т л и ч а ю щ е е с я тем, что, ,с целью повышения надежности контроля интегральных схем путем уменьшения их перегрузок отрицательным напряжением в него введены блок ана логовой памяти, элемент НЕ, два фазокорректирующих блока, информационный вход первого Фазокорректирующего блока соединен с вторым выходом программируемого источника напряжения режима, а выход - с его вторым входом, информационный вход второго фазокорректирующего блока соединен с четвертым выходом программируемого источника испытательного напряжения, выход - с вторым входом программируемого источника испытательного напряжения, первые управляющие входы фазокорректирующих блоков объединены и подключены к выходу элемента НЕ,25 вход которого является первой входной шиной, вторые управляющие входы объединены и соединены с выходом блока аналоговой памяти, информационный вход которого соединен с выходом сумматора, а управляющий вход является третьей входной шиной.2. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что первый фазокорректирующий блок выполнен на 35 делителе напряжения, накопительном элементе, усилителе, двух ключах, управляющий вход первого ключа является вторым управляющим входом первого фазокорректирующего блока, вход 40 обьединен с первым входом делителя напряжения и является информационным входом первого Фазокорректирующего блока, выход делителя напряжения соединен с входом усилителя, второй 45 вход которого объединен с первым входом накопительного элемента И соединен с выходом первого ключа, второйвход накопительного элемента является общей шиной, выход усилителя соединен с вторым входом делителя напряжения и информационным входомвторого ключа, выход которого является выходом первого фазокорректирующего блока, управляющий вход второго ключа является первым управляющим входом первого Фазокорректирующего блока,3. Устройство по п. 1, о т л и -ч а ю щ е е с я тем, что второй Фа-зокорректирующий блок выполнен на делителе напряжения, усилителе, двухключах, накопительном элементе,вход первого ключа является общейшиной, управляющий вход - вторым управляющим входом второго фаэокорректирующего блока, выход объединен спервыми входами усилителя и накодительного элемента, второй вход которого объединен с первым входом делителя напряжения и является информационным входом второго фазокорректирующего блока, выход делителя напряжения соединен с вторым входомусилителя, выход которого соединенс вторым входом делителя напряженияи информационным входом второго ключа, выход которого является выходомвторого фазокорректирующего блока,управляющий вход второго ключа является первым управляющим входомвторого,фазокорректирующего блока.4. Устройство по и. 1, о т л.ич а ю щ е е с я тем, что блок анализа годности выполнен на цифровомкомпараторе, аналого-цифровом преобразователе, вход которого является первым входом блока анализа годности, выходы - соединены с первымивходами цифрового компаратора, вторые входы которого являются вторымивходами блока анализа годности,1Тираж ВНИИПИ Государ по делам изо 035, Москва, Ж венного кетений иРаушска Подписноомитета СССРоткрытий