Устройство для суммирования

(19) (11)1511 С 06 Г 7/50 ОПИСАНИЕ ИЗОБРЕТЕ Я. ЕТЕЛЬСТ К АВТОРСКОМ ичающеесовышения бысттво содержит и Братальс фметика1969,разрядов в1+1)-го по ри тро 974)-й (где ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИ(54) (57) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ, содержащее входной регистр,входы разрядов которого подключенык соответствующим входным шинам устройства, о т лтем, что, с цельюродействия, устройпреобразователей дкод "21 " из 2 "преобразователя),1-го преобразоватев код "2 " из 2" 1, , 2")вателя двоичного киэ 2" соединен свыходной шиной кгруппы выходных ши1 0 2 11" 1 воичного кода в (где - номер причем входы ля двоичного код соединены с выодного регистра о-й, 1-й выход .-го преобразоода в код "2116 1Изобрс. гение Относится к Вычисли тельной технике и может быть использовано в вычислительньгх устройствах для одновременного суммирования числа с набором констант.5Известно устройство для суммирования и -разрядного числа с набором констант О-И, содержащее О входных шин, входной регистр и суммирующий узел. Такое устройство выдает получение суммы последовательно, по одной сумме за такт 1 1 .Недостатком данного устройства является низкое быстродействие.Известно также устройство для15 суммирования, содержащее входной регистр, входы разрядов которого подключены к соответствующим разрядам входной шины устройства, и полусумматоры, выходы которых подключены к 2 " групп по и выходных шин в каждой группе устройства, где и - раз- рядность входного регистра. Данное устройство обеспечивает выдачу всех сумм одновременно 2 3.25Недостатком известного устройства является низкое быстродействие иэза значительной задержки выдачи всех сумм. Задержка объясняется по- очередным формированием сумм, на что затрачивается время более- 2 " , где , - задержка одного полусумматора.Цель изобретения - повышение быстродействия устройства.35Поставленная цель достигается тем, что устройство для суммирования, содержащее входной регистр, входы разрядов которого подключены к соответствующим входным шинам40 устройства, содержит и преобразователей двоичного кода в код "2из 2 " (где 1. - номер преобразователя), причем входы -го преобразо 11 ч 1 - 1 вателя двоичного кода в код45 из г" соединены с выходами разрядов входного регистра с ( г+ 1)-гф по о -й, 1-й выход (1 = 1, , 2 ) 1-го преобразователя двоичного кода в код "2иэ 2" соединен с50 ( и -з. + 1)-й выходной шиной каждои (1 + к 1)-й группы вьгходных шиноустройства (где к = О. . . 2 - 1)На Фиг. 1 приведена структурная схема устройства ля суммирования для и = 4; на Фиг. 2 - пример по 55 строения структурной схемы преобра 11 зователл двоичного кода в код из 8"; на ,иг, 3 - таблица соответст 96 2вия двоичных кодов кодам "4 из 8" на фиг. 4 - функциональная схема преобразователя двоичного кода в код "2 иэ 4".Устройство для суммирования для и = 4 состоит иэ входного регистра 1, четырех преобразователей 2-5 двоичного кода в код "2 "из 21", входных 6 и выходных 7 шин. На вход регистра 1 поступает четырехразрядное число А = аа г а . Преобразователи 2-5 имеют соответственно от одного до четырех входов и от двух до шестнадцати выходов. Их выходы объединены в шестнадцать групп по четыре в каждой группеПреобразователь кода, имеющий 1 входов, может быть построен из двух других преобразователей, имеющих соответственно и и ( Ъ + 1) входов,Фпричем е + к = 1 , Кроме двух двухвходовых преобразователей 8 трехвходовый преобразователь 4 содержит также четыре коммутационных элемента 9 и дешифратор 10 с инверсным входом (фиг. 2). Управляющие входы коммутационных элементов 9 подключены к выходам дешифратора 10.Двухвходовый преобразователь 3 состоит из сумматора 11 по модулю два и двух элементов НЕ 12 и 13 (Фиг. 4). Устройство работает следующим образом.Код числа А поступает на входные шины 6 и принимается в регистр 1. После установки сигналов на выходах регистра 1 в преобразователях 2-5 начинается формирование кодов А, А +1, А +2.А + М одновременно для всех разрядов. ( и - 1+1)-й разряд всех, сумм формируется как код длиной 2разрядов, содержащий две группы по 2 1 нулей и единиц, в соответствии с таблицами истинности, показанными на фиг, 3. Код для каждого разряда повторяется периодически.Например:3 10924Таким образом, каждый разряд кода в общем случае используется многократно, одновременно представляя соответствующий разряд нескольких сумм. 5Задержка формирования разрядов сумм составляет:Для младших разрядов С 1 гС " ЗТ ОггцфДпя старших разрядов С41,) 96 4Такая же закономерность сохраняется (в основном) и для больших т.е. наибольшая задержка формирования всех разрядов составляет (Той ХЙ . Таким образом, по сравнению сустройством-прототипом данное уст"ройство обеспечивает существенноеповышение быстродействия в М/ХоКраз.