Комбинационный сумматор

(71) Институт сопиких проблем АН АССрияниясум УДАРСТВЕННЫЙ НОМИТЕТ СССР(54 ) (57) КОМБИНАЦИОННБ 1 СУММАТОР,содержащий в каждом разряде десятьэлементов 11 и четыре элемента ИЛИ,причем входы первого элемента И соединены соответственно с входами инверсного значения первого операнда,прямого значения второго операндаи инверсного значения переноса изпредыдущего разряда сумматора, входы второго элемента И соединены соответственно с входами прямого значения первого операнда, инверсногозначения второго операнда и инверсного значения переноса из предыдущего разряда сумматора, входы третьего элемента И соединены соответственно с входами инверсных значений первого и второго операндовсумматора, входы четвертого элемента И соединены соответственнос входами прямых значений первогои второго операндов сумматора, входы пятого элемента И соединены соответственно с входами инверсного значения первого операнда, прямогозначения второго операнда и прямого значения переноса из предыдущегоразряда сумматора, входы шестогоэлемента И соединены соответственно с входами прямого зпачения певого операнда, инверсного значенвторого операнда и прямого значепереноса из предыдущего разрядаматора, входы седьмого элемента И соединены соотвегственно с входами прямых значений первого и второго операндов и прямого значения переноса из предыдущего разряда сумматора, входы восьмого элемента И соединены соответственно с входами инверсных значений первого и второго операндов и инверсного значения переноса из предыдущего разряда сумматора, выходы первого, второго и третьего элементов П подключены к соответствующим входам первого элемента НЛИ, выходы четвертого, пятого и шестого элементов И подключены к соответствующим входам второго элемента ИЛИ, выходы седьмого и восьмого элементов И й подключены соответственно к первым входам третьего и четвертого элементов ИЛИ, выход первого элемента ИЛИ соединен с первым входом Сфф девятого элемента И, о т л и ч аю щ и й с я тем, что, с целью упрощения комбинационного сумматора, он содержит одиннадцатый элемент И,причем выходы первого и второго элементов ИЛИ соединены соответственно с выходами инверсного и прямого значений переноса в следующий разряд сумматора и первым и вторым входами десятого элемента И, остальные входы которого соединены с входами прямого и инверсного значений первого и второго операндов, сумматора, а выход - с вторыми входами третьего и четвертого элементов ИЛИ, третий, четвертый и пятый входы третьего элемента ИЛИ соединены соответственно с выходами первого, 3 второго и девятого элементов И, а третий, четвертый и пятый входы четвертого элемента ИЛИ соединены соответственно с выходами пятого, шестого и одиннадцатого элементов И, выход третьего элемента ИЛИ сое.динен с выходом прямого значения суммы сумматора, с четвертыми вхо1078426 1Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭБМ.Известен асинхронный сумматор,выполненный на триггерах, у которого увеличение быстродействия достигается за счет обеспечения работыпо реальным задержкам путем индикации моментов окончания переходныхпроцессов 1,13,Недостатком известного асинхронного сумматора является сравнительно низкое быстродействие: один разряд по быстродействию эквивалентен7-8-уровневой комбинационной схеме. 15Наиболее близким техническим решением к предлагаемому является комбинационный сумматор, содержащийв каждом разряде десять элементовИ и четыре элемента ИЛИ, причемвходы первого элемента И соединенысоответственно с входами инверсногозначения первого операнда, прямогозначения второго операнда и инверсного значения переноса из предыдущего разряда сумматора, входы второго элемента И соединены соответственно с входами прямого значенияпервого операнда, инверсного значениявторого операнда и инверсного значения переноса из предыдущего разряда сумматора, входы третьего элемента И соединены соответственно свходами инверсных значений первогои второго операндов сумматора, а входы четвертого элемента И соединенысоответственно с входами прямыхзначений первого и второго операндов сумматора, входы пятого эле -мента И соединены соответственнос входами инверсного значения первого операнда, прямого значениявторого операнда и прямого значения переноса из предыдущего разряда сумматора, входы шестого элемента И соединены соответственно 45с входами прямого значения первогооперанда, инверсного значения второго операнда и прямого значенияпереноса из предыдущего разряда сумматора, входы седьмого элемента И 50 соединены соответственно с входами прямых значений первого и второго операндов и прямого значения переноса из предыдущего разряда сумматора, входы восьмого элемента И соединены соответственно с входами первого и второго операндов и инверсного значения переноса из предыдущего разряда сумматора, выходы первого, второго и третьего элементов И подключены к соответствующим входам первого элемента ИЛИ, выходы четвертого, пятого и шестого элементов.И подключены к соответствующим входам второго элемента ИЛИ, выходы седьмого и восьмого элемента И подключены соответственно к первым входам третьего и четвертого элементов ИЛИ, выход первого элемента ИЛИ соединен с первым входом девятого элемента И и с входами третьего элемента ИЛИ, вторые входы девятого.и десятого элементов И соединены с выходом третьего элемента ИЛИ и выходом суммы данного разряда сумматора, а выходы - с первыми входами четвертого и пятого элементов ИЛИ, вторые входы которых соединены соответственно с выходами восьмого элемента И и второго элемента ИЛИ, а выходы - с выходами инверсного и прямого значений переноса в последующий разряд сумматора ,21.Недостатком такого сумматора является сложность конструкции из-за избыточного количества входов и выходов сумматора. Действительно, для реализации сумматора с использованием его максимального быстродействия путем обеспечения работы по реальным задержкам элементов и индикации моментов окончания переходных процессов сумматор должен иметь выходы не только значения суммы каждого разряда, но и переноса последние и подаются на вход индикатора окончания переходных процессов, Кроме того, в сумматоре не индицируется инертное состояние входов сумматора, что также является его недостатком, так как требу 20 г 1 Г 11 Г ГГЕР 1 ЗГО БТОРО 10 И СЕДЬМОГОэлементов 1 и с вторым входом девятого элемента 11, третий вход которого соединен с входом прямого знания переноса из пред 11 дуГцего разряда сумматора, выход четвертого элемента ИЛИ соединен с четвертымивходами пятого, шестого и восьмого элементов 11, с выходом инверсного значения суммы сумматора и с первым входом одиннадцатого элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и с входом инверсного значения переноса из предыдущего разряда сумматора,1 О 20 ет увеличения числа входов индикатора окончания переходных процес -сов, а следовательно, и его усложнения, Наконец, наличие у сумматора входа, подключенного к входувсех его элементов И, также усложняет конструкцию сумматора.Цель изобретения - упрощение комбинационного сумматора,,Для достижения поставленной цели комбинационный сумматор, содержащий в каждом разряде десять элементови четыре элемента ИЛИ, причем входы первого элемента И соеди -иены соответственно с входами инверсного значения первого операнда, прямого значения второго операнда и инверсного значения переноса из предыдущего разряда сумматора, вхоДы второго элемента И соединены соотвественно с входами прямого значения первого операнда, инверсного значения второго операнда и инверсного значения переносаиз предыдущего разряда сумматора,входы третьего элемента И соединенысоответственно с входами инверсныхзначений первого и второго операндов сумматора, входы четвертогоэлемента И соединены соответствен.но с входами прямых значений первого и второго операндов сумматора,входы пятого элемента И соединенысоответственно с входами инверсного значения первого операнда, прямого значения второго операнда и прямого значения переноса из предыдущего разряда сумматора, входы шестого элемента И соединены соответственно с входами прямого значенияпервого операнда, инверсного значения второго операнда и прямогозначения переноса из предыдущегоразряда сумматора, входы седьмогоэлемента И соединены соответственнос входами прямых значений первогои второго операндов и прямого значения переноса из предыдущего разряда сумматора, входы восьмого элемента И соединены соответственно свходами инверсных значений первогои второго операндов и инверсногозначения переноса из предыдущегоразряда сумматора, выходы первого,второго и третьего элементов И подключены к соответствующим входампервого элемента ИЛИ, выходы четвертого, пятого и шестого элементов И подключены к соответствующимвходам второго элемента ИЛИ, выходы седьмого и восьмого элементов Иподключены соответственно к первымвходам третьего и четвертого элементов ИЛИ, выход первого элементаИЛИ соединен с первым входом девятого элемента И, содержит одиннадцатый элемент И, причем выходы первого и второго элементов ИЛИ соеди 25 ЗО 35 40 45 50 55 60 65 нены соответственно с вьходамиинверсного и прямого зна ений переноса в следующий разряд сумматораи первым и вторым входами десятогоэлемента 11, остальные входы которого соединены с входами прямого иинверсного значений первого и второгооперандов сумматора, а выход - свторыми входами третьего и четвер -того элементов ИЛИ, третий, четвертый и пятый входы третьего элемента 11 ЛИ соединены соответственнос выходами первого, второго и девятого элементов И, а третий, четвер=тый и пятый входы четвертого элемента ИЛИ соединены соответственнос выходами пятого, шестого и одиннадцатого элементов 1, выход третьего элемента ИЛИ соединен с выходомпрямого значения суммы сумматора,с четвертыьи входами первого, второго и седьмого элементов И и свторым входом девятого элемента И,третий вход которого соединен с входом прямого значения переноса изпредыдущего разряда сумматора,выход четвертого элемента ИЛИ соединен с четвертыми входами пятого,шестого и восьмого элементов И, свыходом инверсного значения суммы,сумматора и с первым входом одиннадцатого элемента И, второй и третийвходы которого соединены соответственно с выходом второго элементаИЛИ и с входом инверсного значенияпереноса из предыдущего разряда сумматора.На чертеже представлена функциойальнаясхема одного разряда комбинационного сумматора,Разряд комбинационного сумматорасодержит элементы И 1-11 и элементы ИЛИ 12-15.Выходы Б и Б - выходы прямогои инверсного значений суммы (сигналы завершения переходного процессав сумматоре), р и р - выходы прямого и инверсного значений переносов в последующий разряд сумматора,входы а, а и Ь, Ь - входы прямогои инверсного значений первого и второго операндов, р и р - входы прямого и инверсного значений переносаиз предыдущего разряда сумматора.Сумматор работает следующим образом.Инертное состояние схемы характеризуется значением "1" на всехее входах и выходах: а=а=в=в=р=ррр= 1. После того, как на выходахсумматора появится какой-либо рабочий набор значений входов, на еговыходах установятся прямые и инверсные значения переноса в следующийразряд и суммы данного разряда.При этом указанные значения вырабатываются только после тогб, как всевходы сумматора перейдут из инертно1078426 Составитель А, Степановкарь Техред И.Метелева Корректор О. Тиго едактор С 964/42 Тираж 699ВНИИПИ Государственного комитетапо делам изобретений и открыти 13035, Москва, Е, Раушская наб. Вака ПодписноСССР д. 4/ лиал ППП "Патент", г. Ужгород, ул. Проектная,го в рабочее состояние, причем значение (прямое или инверсное) суммы, равное "0", вырабатывается последним, т.е. Б = 0 или Б= 0 является свидетельством завершения переходных процессов в сумматоре - индика цией окончания в нем переходных процессов. Этот сигнал, поступая на входы Элементов И 1, 2, 7, 9 или 5, 6, 8, 11, блокирует их, в результате при переходе входов сумматора в инертное состояние значение Б = 0 или Б = 0 будет сохраняться до тех пор, пока инертное состояние не установится на входах первого И второго операндов и гыходах переноса в последующий разряд сумматора, Тогда на выходе элемента И 10 появится значение "1", после чего в инертное состояние перейдут выходы Б и ,": , что, как и в предыдущем случае, является свидетельством завершения переходных процессов в сумматоре - индикацией окончания в нем переходных процессов.Таким образом, в предлагаемой схеме комбинационного сумматора индикация окончания переходных процессов как в самом сумматоре, так и на его входах осуществляется по состоянию прямых и инверсных выходов суммы каждого разряда, Впрототипе индикация окончания переходных процессов в сумматоре (ноне на его входах) осуществляетсяпо состоянию прямых и инверсныхвыходов переноса в следующий разряд,Следовательно, предлагаемое техническое решение позволяет организовать работу комбинационного сумматора по реальным задержкам элементов (т,е, с максимальным быстродействием) с помощью 2 и +2 выходов, тогда как прототип требуетдля этого 3 п +2 выходов (1 - число разрядов сумматора), т.е. почтив полтора раза больше. Кроме того,в прототипе не индицируется окончание переходных процессов на входахсумматора (что усложняет схему индикатора), а для организации возврата сумматора в инертное состояниев прототипе необходим мощный управляющий сигнал. В предлагаемом устройстве состояние входов сумматораиндицируется состоянием его выходов, что (кроме упрощения индикатора окончания переходных процессов) позволяет организовать работукомбинационного сумматора без дополнительных управляющих сигналов,