Одноразрядный сумматор

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) 11) СЮ 06 Р 75 УДАРСТВЕКНЫЙ КОМИТЕТ СССРДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ Ъъ 1НИЯ : ОПИСАНИЕ АВТОРСКОМУ С ИЗОБРЕТЕВИДЗУВЪСТВУ(61) 907543 р-и-ртранзистора, а база пятого (21) 3460472/18-24 ,многоколлекториого и-р-и. транзисто- " (22) 29.03.82ра соединена с вторыми коллектора- (46) 23.0983. Вюл. М 35 ми первого и второго и-р-и транзис- (72) Л.К. Самойлов, Ю.И. Рогозов, . торов и соответствующим коллектором А.В.Глоба и А.В. Черных многоколлекторного р-и-р транзисто- (71) Таганрогский. радиотехнический ра, база третьего и-р-и транзистоинститут им, В.Д. Калмыкова ра соединена с вторым коллектором (53) 681.325.5(088.8) пятого р-и-р,транзистора, а коллектор соединен с базой четвертого (6) 1. Авторское свидетельство СССР и-р-и транзистора н соответствующим 9 907543, кл, 0 06 Р 7/50, 1980 коллектором многоколлекторного р-и-р (прототип). транзистора, коллектор четвертогои-р-и транзистора соединен с коллек- (54)(57) ОДНОРАЗРЯДНЫЙ СУММАТОР тором пятого и-р-и транзистора и по авт. св. В 907543, о т л и ч а ю- под 1 слючен к шине заема одноразрядщи й с я тем, что, с целью расши- ного сумматора, база пятого и-р-ирения функциональных возможностей транзистора соединена с соответствуэа счет осуществления операции вычи- ющим коллектором многоколлекторного тания, он содержит третий, четвертый, р-и-р транзистора и коллектором шеспятый и шестой и-р-и транзисторы, а того и-р-и. транзистора, база кото- также седьмой р-и-р транзистор и пя- рого соединена с вторым коллектором тый многоколлекторный и-р-и транзис- шестого и коллектором седьмого р-и-ртор, причем первый коллектор пятоготранзисторов, база седьмого р-и-р многоколлекторного и-р-и транзисто- транэистораэмиттеры всех и-р-и ра соединен с шиной разности одно- . транзисторов и эмиттер пятого многоразрядного сумматора, второй коллек- коллекторного и-р-и транзистора подтор соединен с эмиттером седьмого ключены к шине нулевого потенциала5 О Изобретение относится к вычисли-тельной технике и может быть использовано при построении интегральныхсхем обработки информации.По основному авт. св. 9 907543известен одноразрядный сумматор, содержащий и-р-п и р-и-р транзисторы, многоколлекторные и-р-и транзисторы и многоколлекторный р-и-ртранзистор, эмиттер которого соединен с шиной питания сумматора, а 10коллекторы, соответственно, с эмиттерами всех р"и-р транзисторов ибазами первого, второго и третьего,многоколлекторных и-р-и транзисторов, коллекторы, первого и второго 15 р-и-р транзисторов соединены с базой первого и-р-п транзистора., а кол-,лекторы третьего и четвертого р-и-ртранзисторов соединены с базой четвертого многоколлекторного и-р-п транзисторов, базы всех р-и-р транзисторов, эмиттер первого п-р-п .транзисторов, база многоколлекторного р-и-р транзистора и эмиттеры всех многоколлекторных п-р-и транзисторов соединены с шиной нулевого потенциала сумматора, последний содержит также второй и-р-и транзистор, база которого соединена с одним из коллекторов многоколлекторного р-п-р транзистора и первым коллектором первого, второго и третьего многоколлекторных р-и-р транзисторов, вторые коллекторы этих транзисторов соединены соответственно с эмиттерами первого, второго и пятого р-и-р транзисторов, 35 коллектор пятого р-и-р транзистора соединен с коллектором второго р-и-р транзистора, коллектор четвертого р-и-р транзистора соединен с коллектором шестого р-и-р транзистора, 40 эмиттер которого соединен с третьими коллекторами первого и второго многоколлекторных и-р-п транзисторов, эмиттер четвертого р-и-р транзистора соединен с третьим коллекто ром третьего и четвертым коллектором второго многоколлекторного и-р-и транзисторов, четвертые коллекторы первого и третьего многоколлекторных и-р-п транзисторов соединены с эмиттером третьего р-п-р транзистора, коллекторы первого и второго и-р-п транзисторов соединены с выходом суммы м сумматора, первый коллектор четвертого многоколлекторного и-р-п транзистора соединен с базой 55 первого и-р-п транзистора, второй коллектор четвертого многоколлекторного и-р-и транзистора соединен с выходом переноса сумматора, а входами сумматора являются базы перво О го, второго и третьего многоколлекторных и-р-и транзисторов 1 .Недостатком известного устройства является ограничение функциональных воэможностей, что выража ется в невозможности осуществления операции вычитания.Цель изобретения - расширение функциональных воэможностей одноразрядного сумматора за счет осуществления операции вычитания.Укаэанная цель достигается тем, что одноразрядный сумматор содержит третий, четвертый, пятый и шестой и-р-и транзисторы, а также седьмойр-п-р транзистор и пятый многоколлекторный и-р-и транзистор, причем первый коллектор пятого многоколлекторного и-р-и транзистора соединен с шиной разности одноразрядного сумматора, второй коллектор соединен с ,эмиттером седьмого р-и-р транзистора, а база пятого многоколлекторного и-р-и транзистора соединена с вторыми коллекторами первого и второго п-р-п транзисторов и соответствующим коллектором многоколлекторного р-и-р транзистора, база третьего п-р-п транзистора соединена с вторым коллектором пятого р-и-р транзистора, а коллектор соединен с базой четвертого и-р-и транзистора и соответствующим коллектором многоколлекторного р-и-р транзистора, коллектор четвертого и-р-и транзистора соединен с коллектором пятого и-р-и транзистора и подключен к шине заема одноразрядного сумматора, база пятого п-р-и транзистора соединена с соответствующим коллектором многоколлекторного р-и-р транзистора и коллектором шестого п-р-и транзистора, база которого соединена с вторым коллектором шестого и коллектором седьмого р-и-р транзисторов, база седьмого р-и-р транзисторов, эмиттеры всех и-р-п транзисторов и эмиттер пятого многоколлекторного и-р-и транзистора подключены к шине нулевого потенциала.На чертеже представлена принципиальная электрическая схема одноразрядного сумматора.Одноразрядный сумматор содержит и-р-и транзисторы 1-11, р-и-р транзисторы 12-18 и многоколлекторный инжектирующий транзистор 19. Входами сумматора являются шины 20-22, вы ходом суммы - шина 23, переноса - шина 24, разности - шина 25 и эаема -шина 26,Сумматор работает следующим образом,Предположим, что на входе устройства имеем кодовую комбинацию ак=1,Ь=О, 0=1. Транзисторы 1 и 3 открыты, а транзистор 2 закрыт, следовательно, ток, инжектируемый в эмиттеры транзисторов 12 и 13, отбирается соответственно коллекторамитранзисторов 1 и 3, а через транзистор 14 ток поступает в базу транзистора б. Учитывая, что ток через"Патентф, г илиал ул,Проектная,4 транзисторы 15-17 в базу транзистора 5 не поступает, он открыт, а транзистор б открывается. На выходной шине 24 переноса формируется единица, а на выходной шине 23 суммы - низкий уровень. Так как транзистор б открыт, транзистор 7 закрывается, Формируя на выходной шине 25 разности высокий уровень, Ток, инжектируемый в базу транзистора 10 через р-и-р транзистор 18 не отбирается коллектором транзистора 7, поэтому. транзистор 10 открывается, а транзистор 11 соответственно, закрывается. Ток, инжектируемый транзистором 19 в базу транзистора 8 через транзистор 14, открывает транзистор 8, что, в свою очередь, вызывает запирание транзистора 9.Таким образом, после подачи на вход устройства цифрового кода на выходе сформируется четыре выходных .сигнала, для нашего случая, Я 0 Рк ( =1, И( 1 =1, 01 =1.При подаче на вход устройства кодовой комбинации ак=О, Ь =1, 1 =0 транзисторы 1,3 и 4 закрыты, транзистор 2 - открыт. Ток, инжектируемый через транзистор 17, поступает в базу транзистора 5, который открывается и отбирает базовый ток, инжектируемый транзистором 19 через транзисторы 12 и 13 в базу транзистора б,5 который закрывается. Так как транзистор 4 тоже закрыт, транзистор 7открывается, а следовательно, закрыттранзистор 10 и открыт транзистор 11,Таким образом., по окончании переходного процесса на выходе устройстваустанавливается код Бк+ =1 у РкФ =Оу.Ык,=О, П=О.Следует отметить, что сумматорпроизводит операцию вычитания с ин 15 версными входными переменными, а операцию суммирования - с прямыми кодами переменных, В случае, если необходимо получить параллельно суммуи разность входных переменных, навыходе и необходимо поставить инверторы (при инверсном входном входе).Таким образом, предлагаемый сумматор при изготовлении его в видеинтегральной схемы, может совместитьопеРации суммирования и вычитаниябеэ дополнительных сигналов управления,