Патенты с меткой «четверичный»

Номер патента: 928651

Опубликовано: 15.05.1982

Авторы: Вариченко, Коноплянко, Раков

МПК: H03K 19/091

Метки: инжекционного, типа, умножитель, четверичный

...открываются все предыдущиепервые, вторые, третьи и четвертыедополнительные транзисторы 20, 21,47, 48, так как в их базы втекаюттоки инжекторов 22 с весами, равными единице, отключая тем самым от 20 баз предыдущих групп транзистороввыходных сумматоров тока 9-11 инжекторы, Транзисторы, входящие в состав1-ой группы, открываются и на пятые,шестые и седьмые дополнительные транзисторы 32-34 поступают соответствующие сигналы от данной 1-ой группытранзисторов. К выходу устройстваподключен тот сигнал, для прохожде"ния которого открыт один из допол нительных транзисторов 32-34. От инжектора. тока 41 вычитается ток колч ч лектора, которыи ограничен величинои тока, задаваемой с группы выходныхсумматоров 9-11 тока, Остаток инвертируется...

Номер патента: 959280

Опубликовано: 15.09.1982

Авторы: Кузнецова, Раков

МПК: H03K 19/091

Метки: инжекционного, сумматор, типа, четверичный

...2 с нормированным порогом "3,5" и тремя коллекторами. Второй коллектор двухколлекторного инвертора-мультипликатора тока1 соединен с выходом пороговоМ.о дет:ктора 2 с нормированным порогом"1" и выходом 9 сумматора. Первыйколлектор порогового детектора 2подсоединен к выходу четырехзначного И Л вентиля 4 с нормированнымуровнем инжектируемого тока "4",выход которого подключен к входудвухколлекторного инвертора-мультипликатора тока 1. Второй коллекторпорогового детектора 2 соединен синжектором 5 с нормированным уровнеминжектируемого тока "1" и с выходом10. Третий коллектор порогового детектора 2 подключен к входу порогового детектора 3 с нормированным порогом "1",С 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1м На входы 6 и 7 подаются сигналыв виде...

Номер патента: 1023322

Опубликовано: 15.06.1983

Авторы: Аспидов, Мищенко, Путеев, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...относится к вычисли- ,шестого элемента РАВНОЗНАЧНОСТЬ,втотельной технике и может быть йсЪоль", рой вход которого соединен с первызовано в цифровых устройствах обра- ми входами восьмого элемента РАВЧОботки информации. ЗНАЧНОСТЬ и второго, элемента И, сИзвестно построение четверичного 5 входом второго элемента НЕ и входомсумматора на основе описывающихего младшего разряда второго операндалогических функций с использованием одноразрядного четверичного суммаэлементов И, ИЛИ, НЕ 1 ,тора, второй вход седьмого элеменНедостатком его является слож- та РАВНОЗНАЧНОСТЬ соединен с вторымность конструкции, выражающаяся в 10 входом восьмого и первым входом девябольшом числе используемых элемен- того элементов РАВНОЗНАЧНОСТЬ, с втотов. рым входом...

Номер патента: 1053102

Опубликовано: 07.11.1983

Авторы: Гурьянов, Козюминский, Кравченя, Мищенко, Терешко

МПК: G06F 7/50

Метки: адаптируемый, одноразрядный, сумматор, четверичный

...схема устройства.Устройство содержит информационные входы 1-29, на которые поступаютсигналы Х 1-Х 5 либо их инверсии, приэтом Х 1 и ХЗ. являются старшими,разрядами четверйчных цифр операндов,Х 2 и Х 4 - младшими разрядами четве ричиых цифр операндов, Х 5 - сигналпереноса из предыдущего четверичногоразряда,На управляющие входы 30-37 устройства в соответствии с алгоритмом функционирования в зависимости от состояния устройства - исправное или одно из неисправных) поступают сигналы 65 Х 1-Х 5 либо их инверсии, либо констан-,ты "0" или "1".Устройство содержит также выходы38-45, причем выходы 38-40 являютсявыходами, с которых снимается четверичная цифра суммы, а с выходов 41-45снимается сигнал переноса в следующий четверичный разряд,...

Номер патента: 1124290

Опубликовано: 15.11.1984

Авторы: Аспидов, Лысенко, Соенко, Фролов

МПК: G06F 7/50

Метки: сумматор, четверичный

...кроме того, сумматор содержит четыре элемента И и элемент ИЛИ23. Недостатком известного четверичного сумматора является ограниченность функциональных возможностей, заключающаяся в невозможности осуществления операции вычитания,3 112429Целью изобретения является расши рение функциональных возможностей четверичного сумматора за счет осуществления операции вычитания.Поставленная цель достигается5 1тем, что четверичный сумматор. содержащнй в каждом четверичном разряде элементы РАВНОЗНАЧНОСТЬ с первого по одиннадцатый, причем первый вход первого элемента РАВНО О ЗНАЧНОСТЬ соединен с шиной старшего разряда первого операнда четверичного разряда сумматора, а выход соединен с первым входом второго элемента РАВНОЗНАЧНОСТЬ, первые входы третьего...

Номер патента: 1149247

Опубликовано: 07.04.1985

Авторы: Аспидов, Кириллов, Огороднов, Селетников

МПК: G06F 7/50

Метки: сумматор, четверичный

...элемента РАВНОЗНАЧНОСТЬсоединен с входом прямого значениямладшего разряда, первого слагаемого четвертичного сумматора.Сумматор содержит также дополнительно восемь элементов РАВНОЗНАЧНОСТЬ и четыре элемента И 2,Недостатком известного сумматора является сложность конструкции,выражающаяся в большом числв логических элементов,Цель изобретения - упрощениечетверичного сумматораПоставленная цель достигаетсятем, что четверичный сумматор, со"держащий три элемента РАВНОЗНАЧ-НОСТЬ и элемент И, причем первый .вход первого элемента РАВНОЗНАЧНОСТЬсоединен с входом инверсного зна"чения младшего разряда первогослагаемого четвертичного еуиматора,второй вход соединен с входом прямого значения младшего разряда второго слагаемого, а третий вход -...

Номер патента: 1160400

Опубликовано: 07.06.1985

Авторы: Авгуль, Макареня, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...входом третьегоэлемента РАВНОЗНАЧНОСТЬ, второй входкоторого является входом старшегоразряда первого операнда и соединенс вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первымвходом четвертого элемента РАКНОЗНАЧНОСТЬ, третий вход является входомстаршего разряда второго операнда исоединен с третьим входом первогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; авыход - с вторым входом четвертогоэлемента РАВНОЗНАЧНОСТЬ, выход которого является выходом переноса сумматора.12- Х ОХц Х 5 аказ 3779/46 Подаисиое аж ШП 1 мПа,еит) 1Изобретен е относится к вычислительной технике и может быть исполь-. зовано ири построении быстродействующих устройств обработки цифровой информации.Целью изобретения является упрощение одноразрядного четверичного...

Номер патента: 1229756

Опубликовано: 07.05.1986

Авторы: Авгуль, Костеневич, Макареня, Мищенко

МПК: G06F 7/50

Метки: одноразрядный, сумматор-вычитатель, четверичный

...х разряды З 0 четверичной цифры первого операнда, на входы 3 и 4 - прямой код старшего хз и младшего х разрядов четверичной цифры второго операнда, на вход 5 - сигнал х переноса-заема из пре 35 дыщущего четверичного разряда, на вход 6 - сигнал управления и е 0,1 .Для выполнения операции сложения четверичньгх чисел сигнал управления должен быть равен логической единице, операция вычитания реализуется при О =О.На выходе 15 реализуется булева функцияЕ. = (Х,ЕО,й(,ОО,Х,К(Х,УЦй(Х соответствующая формированию переноса (при О =1) или заема (при 0 =0) в следующий четверичный разряд. Формула изобретения Одноразрядный четверичный сумматор-вычитатель, содержащий четыре элемента РАВНОЗНАЧНОСТЬ, первый вход первого элемента РАВНОЗНАЧНОСТЬ...

Номер патента: 1417011

Опубликовано: 15.08.1988

Авторы: Иванов, Терешко

МПК: G06F 11/22, G06F 7/50

Метки: адаптируемый, сумматор, четверичный

...в случае исправности элементов блока суммирования, подключенных к выходу 108 блока 7, при условии отсутствия единичного сигнала на выходе77 блока 8; на выходе 74 блока 8 единичный сигнал формируется в случае исправности элементов схемы блока суммирования, подключенных к выходу 109 блока 7, при условии отсутствия единичных сигналов на выходах 77, 73 блока 8; на выходе 75 блока 8 единичный сигнал формируется н случае исправности элементов блока суммирования, подключенных к выходу110 блока 7 при условии отсутствияединичных сигналов на выходах 77, 73, 74 блока 8.С выхода триггера 166 блока 8, соединенного с выходом 20 признака неисправности четвертичного сумматора, снимается сигнал неисправности, формируемый в случае отсутствия...

Номер патента: 1827672

Опубликовано: 15.07.1993

Авторы: Авгуль, Костеневич, Супрун, Фурашов

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...1-й четверичной цифры, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом старшего разряда суммы сумматора, выход младшего разряда суммы которого соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, 1-й вход которого соединен с входом младшего .разряда 1-й четверичной цифры, третий вход второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с входом переноса сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, сумматор содержит мажоритарный элемент с порогом четыре и мажоритарный элемент с порогом два, выход которого соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛ 1 О ДВА, а 1-й вход мажоритарного элемента с порогом два соединен с входом младшего разряда 1-й четверичной цифры и...