Одноразрядный двоичный вычитатель

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 9) ЯО и 606 Р 7 УДАРСТВЕННЫЙ Н ДЕЛАМ ИЗОБРЕТЕ МИТЕТ СОЙ И ОТКРЫТ РЕТЕНИЯТВУ 30 ОП(54)(57) ОДНОРАЗРЯДНЫЙ ДВОИЧЧИТАТЕЛЬ, содержащий троичнческие элементы, причем первпервой группы и первый входгруппы первого троичногологго элемента соединены соотвено с шинами уменьшаемого и в,емого одноразрядного двоичночитателя, а выход соединен свходом первой группы второговым и вторым входами первой чнев К АВТОРСКОМУ СВИД тво СССР 978.элементыПод ва Ф.А. о, 1970, тип).НЫЙ ВЫ- ые логиый вход второй ическотствен- ычитаго выпервым." и пер- группы третьего троичных логических элеМентов, выход третьего троичного логического, элемента соединен с первым н вторым входами первой группы четвертого троичного логического элемента, выход которого соединен с выходной шиной разности одноразрядного двоичного вычитателя, о т л ич а ю щ и й с ятем, что, с целью . упрощения одноразрядного двоичного вычитателя, выход второго троичного логического элемента соединен с выходной шиной заема одноразрядного двоичного вычитателя и первым входом второй группы третьего троичного логического элемента, первый вход второй группы второго троичного ло-гического элемента соединен с шиной обнуления одноразрядного двоичного вычитателя, выход третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента. рЪГ1043639 т а б л и ц а 1 ВЬОсод Входы Выход 1 группа ВХ. 1 11 группа ВХ,2 Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ.Известно устройство для вычитания, содержащее два регистра, триггер, 5 три элемента И, два элемента ИЛИ и два элемента ЗадеРжки Ц .Известен также одноразрядный двоичный вычитатель, содержащий троичные логические элементы, причем .пер вый вход первой группы и первый вход второй группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычитаемого одноразрядного двоичного вычитателя, а выход соединен с первым входом первой группы второго и первым и вторым входами первой группы третьего троичных логических элементов. Выход третьего троичного логического элемента соединен с первым и вторым входами первой группы четвертого. троичного логического элемента, выход которого соединен с выходной шиной разности одноразрядного двоичного вычитателя. Выход.второго троичного логического элемента соединен с первым входом первой группы пятого троичного логического элемента, выход которого подключен к шине заема одноразрядного двоичного вычитателя и первому входу первой группы шестого троичного логического элемента, выход которого соединен с вторым входом первой группы второго и первым входом второй группы треть ф его троичных логических элементов 2.Недостатком известных устройств является сложность конструкции.Цель изобретения - упрощение одноразрядного двоичного вычитателя, 4 ОПоставленная цель достигается тем, что в одноразрядном двоичном вычитателе содержащем троичные логические элементы, причем первый вход первой группы и первый вход второй группы первого троичного логического элемента соединены соответственно с шинами уменьшаемого и вычнтаемого одноразрядного двоичного вычитателя, а выход соединен с первым входом первой группы второго и первым и вторым входами первой группы третьего троичных логических элементов, выход третьего троичного логического элемента соединен с первым и вторым входами первой группы четвертого троичного логического элементавыход которого соединен с выходной шиной разности однораэрязно двоичного вычитателя, выход второго троичного логического элемента соединен с выходной шиной заема одноразрядного двоичного вычитателя и первым входом второй группы третьего троичного логического элемента, первый вход второй группы второго троичного логического элемента соединен с шиной обнуления одноразрядного вычитателя, выход .третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента.На фиг. 1 дана Функциональная схема одноразрядного двоичного вычитателя; на фиг. 2 - временная диаграмма работы одноразрядного двоичного вычитателя при вычитании положительного числа +б из положительного числа +3.Одноразрядный двоичный вычитатель содержит шины уменьшаемого 1 и вычитаемого 2, шину 3 обнуления, троичные логические элементы 4-7, шину 8 разности и 9 заема.Одноразрядный двоичный вычитатель выполнен на одном двухвходовом и трех четырехвходовых троичных логических элементах, выполняющих троичные операции, описываемые соответственно в табл. 1 и 2, Указанные операции образуют Функционально полную систему операций. Условное обозначение троичного элемента+1 О О система тактового питания одноразрядного двоичного вычитания трехфазная,при этом каждый следуюший разряд Уменьшаемого и вычитаемого. поступает на вход вычитателя через три фазыодин такт передачи информации по троичным логическим элементам (фиг. 2).На фиг. 2 показаны диаграммы 10, 11, 12 соответственно первой, второй и третьей фаз питания одноразрядного двоичного вычитателя; диаграммы 13, 14 и 15 соответственно на входных шинах 1,2 и 31 диаграммы 16, 17, 18 и 19 соответственно сигналов на выходах элементов 4, 5, б и 7.Тактовым импульсом первой фазы считывается информация с элементов б и 7, второй фазы - с элемента 4, третьей фазы - с элемента 5. Разряды уменьшаемого и вычитаемого поступают на выходы вычитания по шинам 1 и 2 во время тактового импульса пер войгфазы, а сигнал обнуления поступает по шине 3 через одну фазу после поступления старшего разряда уменьшаемого и вычитаемого и во время тактового импульса второй Фазы. 65 Условное обозначение третичного элементаРассмотрим работу одноразрядного двоичного вычитателя на примере вычитания положительного числа б из положительного числа 3, представленных в виде двоичных четырехразрядных чисел.Во время тактового импульса первой фазы первого такта положительный сигнал первого разряда уменьшаемого подается на первый вход элемента 4 и записывается .в него 4+1 Импульсом второй фазы считывается +1 с элемента 4 и записывается 2+1 на первой вход элемента 5. Импульсом третьей фазы считывается 4+1 с элемента 5 и записывается 4+1 в элемент б.Во время тактового импульса первой Фазы второго такта положительные сигналы вторых разрядов уменьшаемого и вычитаемого подаются соответственно на первый и второй входы элемента 4 и записываются в элемент 4 соответственно ф +1 ф и р -14 4, а с элемента б считывается +1 и пеп редается положительным сигналом на выходную шину В, который образует1043639. 10 СУияульсытрекФаЗнОаО иСгпОЮ- кики лижания апиСь,апию,АижыЮ ОгитыФа СчимюРа нимфО жр 7" мие-Р ель А, Ст,Костик нов Корректор С, Шекм остав ехред Безвершенк Редакт каз 7338/ Подписноеомитета СССРоткрытийая наб., д. 4/5 Тираж 706 ВНИИПИ Государственног по делам изобретений 3035, Москва, Ж, Раушпервый разряд результата вычитания.Импульсом второй фазы с элемента 4считывается фО. Во время тактового импульса первой фазы третьего такта положитель- " 5 ный сигнал третьего разряда вычитаемого подается на второй вход элемента 4 и записввается в него -1, а с элемента 6 считывается ф 0, который образует второй разряд ре" 10 зультата вычитания. Импульсом второй фазы с элемента 4 считывается -1 и записывается ф+1 на второй вход элемента 5 и на первый вход элемента б, Импульсом. третьей фазы с эле мента 3 считывается +1 и записывается +1 ф на .первый вход элемента б.Во время тактового импульса первой фазы четвертого такта с элемента 7 считывается +1 и записывается .-1 на четвертый вход элемента 5, а с элемента б считывается +1 и передается положительным сигналом на выходную шину 8, который образует третий разряд результата вычитания. Импульсом второй фазы положительный сигнал обнуления подается на вход элемента 7 и записывается в него .ф. Импульсом третьей фазы с эле" мента 5 считывается -1 и записывается ф+1 ф на входы элементов 6 и 7.Во время тактового импульса первой фазы пятого такта с элемента 7 считывается 0, а с элемента б считывается ф+1 и передается положительным сигналом на выходную шину 8, который образует четвертый разряд результата вычитания.Таким образом, цифры соответствующих разрядов результата вычитания появляются на выходе двоичного вычитателя спустя три фазы с момента подачи их на шины 1 и 2.Предлагаемый одноразрядный двоичный вычитатель по сравнению с известным содержит на два троичных логических элемента меньше, что составляет более 30 объема оборудования известного устройства.