Сумматор

союз СоветскихЮЦимелаенижРЕСПУБЛИН 6% ОИ ЗСЮ С 06 Г 7/50 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИД"ТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Букреев И,Н. и др. Микроэлектронные схемы цифровых устройств.М., "Советсткое радио", 1975, с.45,рис, 143.2. Заявка Японии И 55-1619,кл. С 06 Р 7/50, 1980 (прототип).(54)(57) СУММАТОР, содержащий первыйтранзистор с каналом р-типа, затворкоторого соединен с истоком второготранзистора с каналом р-типа и входом первого инвертора, выход которого соединен с затвором третьего транзистора с каналом й -типа и истокомчетвертого транзистора с каналомП-типа, вход второго инвертора соединен со стоками первого, второго,третьего,и четвертого транзисторов,затворами пятого, шестого транзисторов с каналами-типа и седьмоготранзистора с каналом и -типа, выходвторого инвертора подключен к затворам восьмого, девятого транзисторов с каналами 11 -типа и десятого транзистора с каналом р -типа, истоки первого и третьего транзисторов соединены с затворами второго и чет- вертого транзисторов и истоками шестого и девятого транзисторов, истоки пятого и восьмого транзисторов соединены с истоками седьмого и десятого транзисторов, сток шестого транзистора подключен к стокам седьмого, девятого и десятого транзисторов, отличающийся тем, что, с целью упрощения; в него введены одиннадцатый и двенадцатый транзисторы, причем исток одиннадцатого транзистора с каналом р-типа соединен с входом второго инвертора,исток двенадцатого транзистора с каналом .й-типа соединен с выходом второго инвертора, затворы одиннадцатого и двенадцатого транзисторов соединены с истоком пятого транзистора и входом переноса, стокй одиннадцатого и двенадцатого транзисторов соединены со стоками пятого, восьмого транзисторов и выходом суммы, затворы первого и второго транзисторов подключены соответственно к первому ,и второму информационным входам, а сток шестого транзистора - к выходу переноса.0 1 .110062Изобретение относится к импульсной технике и может быть использовано при построении устройств цифровой автоматики и вычислительной техники.Известен сумматор на дополняющих ИДП-транзисторах, содержащий 28 ИДП- транзисторов 1 .Недостатком известного сумматора является сложность, т.е. большое количество транзисторов. 10Ниаболее близким к предлагаемому по технической сущности является сумматор на дополняющих МДП-транзисторах, содержащий первый транзистор с каналом -типа, затвор которого 15 соединен с истоком. второго., транзистора с каналом-типа и входом первого инвертора, выход которого соединен с затвором третьего транзистора с каналом 11-типа и истоком четвер того транзистора с каналом и -типа, вход второго инвертора соединен со стоками первого, второго, третьего и четвертого транзисторов, затворами пятого и шестого транзисторов с ка налами р -типа и седьмого транзистора с каналом П -типа, выход второго инвертора подключен к затворам восьмого, девятого транзисторов с каналами й -типа и десятого транзистора с каналом р -типа, истоки первого и третьего транзисторов соединены с затворами второго и четвертого транзисторов и истоками шестого и девятого транзисторов, истоки пятого и35 восьмого транзисторов соединены с истоками седьмого и десятого транзисторов, сток шестого транзистора подключен к стокам седьмого, девятого и десятого транзисторов 121.Недостатком такого сумматора является сложность.Цель изобретения - упрощение сумматора. Поставленная цель достигается 45 тем, что в сумматор, содержащий первый транзистор с каналом -типа, затвор которого соединен с истоком второго транзистора с каналом-типа и входом первого инвертора, выход 50 кОторого соединен с затвором третьего транзистора с,каналом П -типа и истоком четвертого транзистора с каналом й -типа, вход второго инвертора соединен со стоками первого, 55 второго, третьего и четвертого транзисторов, затворами пятого, шестого транзисторов с каналами р -типа и седьмого транзистора с каналом П типа, выход второго инвертора подключен к затворам восьмого, девятого транзисторов с каналами П -типа и десятого транзистора с каналом р - типа, истоки первого и третьего транзисторов соединены с затворами второго и четвертого транзисторов и истоками шестого и девятого транзисторов, истоки пятого и восьмого транзисторов соединены с истоками седьмого и десятого транзисторов, сток шестого транзистора подключен к стокам седьмого, девятого и десятого транзисторов, введены одиннадцатый и две надцатый транзисторы, причем исток одиннадцатого транзистора с каналом -типа соединен с входом второго инвертора,исток двенадцатого транзистора с каналом л-типа соединен с выходом второго инветора, затворы одиннадцатого и двенадцатого транзисторов соединены с истоком пятого.транзистора и входом переноса, стоки одиннадцатого и двенадцатого транзисторов соединены со стоками пятого, восьмого транзисторов и выходом суммы, затворы первого и второго транзисторов подключены соответственно к первому и второму информационным входам, а сток шестого транзисторак выходу переноса.На чертеже приведена принципиальная электрическая схема сумматора. Сумматор содержит первый транзистор 1 с каналом"типа, затвор которого соединен с истоком второго транзистора 2 с каналом р -типа и входом первого инвертора 3, выход которого соединен с затвором третьего транзистора 4 с каналом д -типа и истоком четвертого транзистора 5 с каналом и -типа, вход второго инветора 6 соединен со стоками первого 1, второго 2, третьего 4 и четвертого 5 транзисторов; затворами пятого 7 и шестого 8 транзисторов с каналом р -типа и седьмого транзистора 9 с каналом 11 -типа, выход второго инвертора 6 подключен к затворам восьмого 10, девятого 11 транзисторов с каналом 0 "типа и десятого транзистора 12 с каналом р -типа, истоки первого 1 и третьего 4 транзисторов соединены с затворами второго 2 и четвертого 5 транзисторов и истоками шестого 8 н девятого 11 транзисторов, истоки пятого 7 и восьмого 101100620 Выходы 12 13 14 16 Транзисторы 9 1 3 П П .П 1 0 П. 3 П 3 3 3 0 3 1 П П .П 3 0 П П 3 3 П П 0 3 31 П П 1 3 П П,П 3 3 3 П О 1 3 П 3 3 П 3 О.1 0 1 3 3 П О 1 П .П П 3 1 3 транзисторов соединены с истоками седьмого 9 и десятого 12 транзисторов, а сток шестого транзистора 8 подключен к стокам седьмого 9, девятого 11 и десятого 12 транзисторов, исток одиннадцатого 13 транзистора с . каналом р -типа соединен с входом второго инвертора 6, исток двенадцатого 14 транзистора с каналом и -типасоединен с выходом второго инверто- О ра 6, затворы одиннадцатого 13 и двенадцатого 14 транзисторов соединены с истоками пятого 7 транзистора и входом переноса 15, стоки одиннадцатого 13 и двенадцатого 14 транзисто ров соединены со стоками пятого 7 и восьмого 10 трайзисторов и выходом. суммы 16, затворы первого 1 и второго 2 транзисторов подключены соответственно к первому 17 и второму 18 2 О информационным входам, а сток шестого транзистора 8 - к выходу йереноса 19.Сумматор работает следующим образом. 25 е Первым информационным входом 17является точка соединения затвора первого транзистора 1 с истоком второго транзистора 2 и входом первого инвертора 3, Вторым информационным входом 18 является точка соединения истоков первого 1, третьего 4, шестого 8 и девятого 11 транзисторов. Входом переноса 15 из предыдущего разряда является точка соединения истоков пятого 7, седьмого 9, вось-. мого 10 и десятого 12 транзисторов с затворами одиннадцатого 13 и двенадцатого 14 транзисторов, Выходом Входы 17 18 19 1 2 4 50 О 0 П П П 3 суммы 16 является точка соединению стоков пятого 7, восьмого 1 О, одиннадцатого 13 и двенадцатого 14 транзисторов, а выходом переноса 19 - точка соединения стоков шестого 8, ведьмого 9 девятого 11 и десятого 12 транзисторов.Рассмотрим работу сумматора, например, при нулевом наборе входных переменных, т.е. когда на всех входах сумматора нули.Первый 1, второй 2.и третий 4 транзисторы открываются, а четвертый транзистор 5 запирается, и в точке соединения стоков первого 1, второго 2, третьего 4 и четвертого 5 транзисторов устанавливается нулевой1 уровень. Затем открываются пятый 7, восьмой 10, одиннадцатый 13 транзисторы, запирается двенадцатый транзистор 14, и на выходе суммы 16 устанавливается нулевой уровень. Одновременно с этим отпираются шестой 8 и девятый 11 транзисторы, а седьмой 9 и десятый 12 транзисторы запираются, и на выходе переноса 19 также устанавливается нулевой уровень. Работа сумматора иллюстрируется таблицей истинности сумматора, дополнительной таблицей состояний транзисторов (символы П и 3 соответствуют, проводящему и запертому состояниюл транзисторов).Применение предлагаемого изобре-, тения позволяет упростить сумматор и, следовательно, повысить надежность его работы. 119.Проектна илиал ППП "Патент", г.уж ВНИИПИ Государс по делам изоб 113035, Москва, Тираженноготений-35, Р 9 Под митета СССР ткрытий ская наб.,