Суммирующее устройство

(54)(57) С держащее а блок, перв ки и перву вый разряд эаиоминающ выходы блока ты зад с первэлеменвходышине с ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Дагестанский ордена Дружбынародов государственный универ.ситет имВ,И. )1 енина и Дагестанский политехнический институт(56) 1. Справочник по цифровой вычис.лительной технике. (электронные вычислительные машины и системы). Подред. Б,Н. Малиновского . Киев,Техника, 1980, с. 65, рис. 2,4 з2. Кохонен Т. Ассоциативная память. М., Мир, 1.980, с. 20,рис. 1.4 (прототип) . УММИРУЩЕЕ УСТРОИСТВО, соссоциативный запоминающийую группу элементов эадерж.группу элементов И, перный выход ассоциативногоего блока является выходом стройства, остальные разрядные ассоциативного запоминающего ерез соответствующие элеменржки первой группы соединены ыми входами соответствующих ов И первой группы, вторые оторых подключены к первой нхронизации устройства, а выходы - к соответствующим входамопроса первой группы ассоциативного,запоминающего блока, о т л и ч аю щ е е с я тем, что, с целью сокращения аппаратурных затрат, суммирующее устройство содержит постоянный запоминающий блок, вторую группу элементов задержки, вторую итретью группы элементов И и элементИ, причем адресные входы постоянногозапоминающего блока соединены с выходами соответствующих элементов Ивторой группы, первые входы которыхсоответственно соединены с входамислагаемых устройстваа вторые входы - с второй шиной синхронизацииустройства, первый разрядный выход Жпостоянного запоминающего блока соединен с первым входом элемента И,второй вход которого подключен кпервой шине синхронизации устройст-ва, а выход соединен с входом опроса второй группы ассоциативного за- фпоминающего блока, остальные разрядные выходы постоянного запоминающего блока через соответствующиеэлементы задержки второй группысоединены с первыми входами элелентов И третьей группы, вторые входыкоторых подключены к первой шинесинхронизации устройства, а выходысоединены с соответствующими входами опроса третьей группы ассоциатив"ного запоминающего блока.Изобретение относится к вычислй"тельной технике и может использоваться в устройствах обработки циФровойинформации.Известно устройство, реализующеепоразрядный способ суммирования нескольких чисел, содержащее ряды од"норазрядных двоичных сумматоров,причем входы сумматоров каждого ряда соединены с выходами сумматоровпредыдущего ряда Ц .10Недостатками устройства являютсябольшой объем оборудования и неоднородность.Известна также реализация автомата 11 ура на ьазе ассоциативной памяти,15позволяющего осуществлять поразрядноесуммирование нескольких чисел. Данноеустройство содержит ассоциативноезапоминающее устройство, первый выход которого является выходом суммы 2 Оустройства, разряды второго выходаассоциативного запоминающего устрой"ства через первые элементы задержкисоединены с первьщи. вхоцами соответствующ 1 х элементов И первой группы,вторые входы которых подключены кпервой шине синхронизации устройства,. а выходы - к соответствующим раз.рядо.; первого входа опроса ассоциативпсго за 1 омина 1 ощего устройства,рззряд;:. второго входа Которого соединены с входами слагаемых устройстеза 211 Сдостатком устройства ЯВЛЯютсЯбольшие аппаратурные затраты, чтов 1 ах;ается в большом объеме ассоциа 35тивного запоминающего устройства, разряд ость признаковой части которогоравна в данном случае К + ГоОК, гдеК - :исло слагаемых, а объем ассоциатю 1 ной памяти равен 2 К слов. 4011 ельо изобретения .является сокра-.ще":1 Р аппаратурных затрат В суммирующсустройстве,Поставленная цель достигается тем,ч.то суммирующее устройство, содержащее ассоциативнЫй запоминающий блок,первую группу элементов задержки иперву 1 о группу эл;.ментов И первыйразрядпыи выход ассоциативного запо.1111 оего блока является выходомсуммы устройства, остальные разрядныевыходы ассоциативного запоминающегоблока через соответству 1 ощие элементы задержки первой группы соединеныс первыми входами соответствующихэлементов И первой группы, вторыевходы которых подключень к первойшине синхронизации устройства, а выходы - к соответствующим входам опроса парвой группы ассоциативного запоминающего ьлока, содержит также 60/постоянный запоминающий ьлок, вторуюгруппу элементов задержки, вторую и1третью группы элементов И и элементИ, причем адресные входы постоянногОзало;.1 на 1 ощего блока соединены с выхо;65 дами соответствующих элементов И второй группы, первые входы которых соответственно соединены с входами слагаемых устройства, а вторые входы -с второй шиной синхронизации устройства, первый разрядный выход постоянного запоминающего ьлока соединенс первым входом элемента И, второйвход которого подключен к первойшине синхронизации устройства, а. выход соединен с входом опроса второйгруппы ассоциативного запоминающегоблока, остальные разрядные выходыпостоянного запоминающего блока черезсоответствующие элементы задержкивторой группы соединены с первымивходами элементов И третьей группы,вторые входы которых подключены кпервой шине синхронизации устройства,а выходы соединены с соответствующимивходами опроса третьей группы ассоциативного запоминающего блока.На Фиг. 1 представлена структурная схема суммирующего устройства;на Фиг. 2 - прошивка блоков 1 и 2для случая суммирования пяти слагаемых.устройство содержит постоянныйзапоминающий блок 1, ассоциативныйзапоминающий блок 2, группу элементов И 3, элемент И 4, группы элементов И 5 и б, группы элементов7 и 8 задержки. На Фиг. 1 также указаны инФормационные входы 9 устройства, выход 10 суммы, шины 11 и 12сийхронизации.Устроиство работает следующимобразом.На информационные входы 9 устройства одновременно подаются одноименные разряды К слагаемых, которые втечение тактового импульса определяют адрес слова, считываемого изблока 1. Считанное из блока 1 словосамо является частьо признака, подаваемого на признаковые входы 2,причем все разряды, кроме младшего,задерживаются на один такт. Остальнойчасть признака являются все, кроместа 1 шего, разряды считываемые из бло"ка 2 и задержанные на один такт.СФормированный признак дополнитель.но синхронизируется на элементах И4 - б путем подачи сигнала по шине12, передний фронт котрого начинается позже, а задний раньше тактовогоимпульса, подаваемого по шине 11,Эта мера вызвана неидеальностью элементов 7 и 8 задержки,В том же такте, в котором был подан разрядный срез слагаемых, на,выходе 10 ьлока 2 появляется одноименный выходной разряд, Таким образом, на выходе получается результат суммирования в последовательном.коде, причем количество тактов, закоторое вычисляется сумма, равно1062689 Ь = ( Ф 80 г МФи в где" колилчество затрачиваемыхтактов;разрядность слагаемых;К - количество слагаемых,Т нико-экономический ффэффект предехнио стройства заключае тся в лагаемого уновременнотом, что оно позволяет одн НИИПИ Заказ 10218/49ираж 706 Подписное илиал ППП "Патент", Ужгород, ул. Проектна су ммировать большое коли чество спев что дает существенныный выиг;андов,а также поз"рыш в быстродействии, а тволяет сократить объем используемойи (и и большом количестве сла;с известным 5 гаемых К). По сравнению с иустро ствй ом данное устройство трес ественб ет ассоциативной памяти сущесуетно меньшей разрядности ии емкости