Блок переноса для матричного сумматора

(19) (11) СОНИ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН за б 06 Г 7/50 ИЗОБРЕТЕНВИДЕТЕЛЬСТВУ ИОАН К АВТОРСКОМУ Г+ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Московский ордена Трудового Красного Знамени инженерно-физический институт (53) 681,325.5 (088,8)(54) (57) 1. БЛОК ПЕРЕНОСА ДЛЯ МАТРИЧНОГО СУММАТОРА, содержащий в каждом гп-ичном разряде первый и второй а-разрядные регистры на магнитных сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины - с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с концами шин считывания соответственно первого и второго т-разрядных регистров того же в-ичного разряда,третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход -с входом поразрядного переноса гп-ичиогоразряда блока, первый и второй выходы узла коммутации соединены с началами шинсчитывания соответственно первого и второго в-ичных регистров следующего в-ичного разряда, отличающийся тем, что, с целью повышения быстродействия блока, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестойвход - с входом инверсии поразрядного переноса гп-ичного разряда блока, седьмой ивосьмой входы узла коммутации. соединенысоответственно с третьим и четвертым выходами узла коммутации предыдущего в-ичного разряда, т-ичные разряды разбиты нагруппы, причем третий и четвертый выходыузла коммутации старшего разряда группысоединены соответственно с седьмым и вось-Ямым входами узла коммутации младшегоразряда следуюпгей группы и входами Юия Яустановки первого и второго межгрупповыхэлементов памяти на магнитных сердечки- Сках, прошитых также шинами считывания,причем выходы первого и второго межгруп- Яповых элементов памяти соединены соответ-ственно с первым и вторым входами узла фкоммутации младшего разряда следующей (, )группы. СВ2. Блок по и. 1, отличающпйг:, те., что узел коммутации содержит восемь тоанзисторов и четыре магнитных сердечника с прямоугольной петлей гистерезиса, прошитых шинами старшей цифры, поразрядного переноса, инверсии старшей цифры и инверсии поразрядного, переноса, соединенными соответственно с .третьим, четвертым, пятым и шестым входами узла, каждый сердечник прошит также шиной установки и двумя выходными шинами, причем пЕрвые выходные шины соединены соответствейно с базами и эмиттерами первого второго третьего и четвертого транзисторов, а вторые выходные шины - с базами и эмиттерами пятого, шестого, седьмого и восьмого транзисторов, кол,.кторы первого и второго транзисторов соединены с первым входом узла, а коллекторы третьего и четвертого транзисторов - с вторым входом узла, коллекторы пятого и шестого транзисторов соединены с седьмым входом узла, а коллекторы седьмого и восьмого транзисторов соединены с восьмым входом узла, эмиттеры первого и третьего транзисторов соединены с первым выходом узла, эмиттеры второго и четвертого транзисторов соединены с вторым выходом узла, эмиттеры пятого и седьмого транзисторов соединены с третьим выходом, а эмиттеры шестого и восьмого транзисторов - с четвертым выходом узла, коммутации.Изобретение относится к вычислительной технике и может найти применение в процессорах специализированных ЭВМ.Известен матричный параллельный сумматор на магнитных сердечниках с прямоугольной петлей гистерезиса, имеющий блоки последовательного межкаскадного переноса 1.Недостатком этого сумматора является низкое быстродействие.Наиболее близким техническим решением к изобретению является блок переноса для матричного сумматора, содержащий в каждом т-ичном разряде первый и второй гп-разрядные регистры на магнитных сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины - с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с концами шин считывания соответственно первого и второго гпразрядных регистров того же т-ичного разряда, третий вход соединен с входом старшей цифры, а четверый вход - с входом поразрядного переноса гп-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго в-ичных регистров следующего п 1-ичного разряда. Узел коммутации содержит четыре магнитных сердечника и четыре транзистора. Блок переноса работает совместно с многоразрядным матричным гп-ичным сумматором по трех тактному циклу 21.Недостатком известного устройства является низкое быстродействие, обусловленное тем, что сигнал переноса проходит через все разряды блока переноса, считывая все в- разрядные регистры. Из-за большой индуктивности цепи, образованной шинами считы 5 10 15 20 25 Зо 35 1вания п 1-разрядных регистров, имеет место задержки сигнала переноса.Цель изобретения - повышение быстродействия блока переноса для матричного сумматора.Указанная цель достигается тем, что в блоке переноса для матричного сумматора, содержащем в каждом в-ичном разряде первый и второй гп-разрядные регистры на магнитных сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины - с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с кон. цами шин считывания соответственно первого и второго в-разрядных регистров того же гп-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - со входом поразряд. ного переноса а-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следующего п-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса т.нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего т-ичного разряда. пт-ичные разряды разбиты на группы, причем третий и четвертый выходы узла коммутации старшего разряда группы соединены соответственно с седьмым и восьмым входами узла коммутации младшего разряда следую. щей группы и входами.шин установки первого и второго межгрупповых элементов памяти на магнитных сердечниках, проши. тых также шинами считывания, причем вы.ходы первого и второго межгрупповых элементов памяти соединены соответственно с первым и вторым входами узла коммутации младшего разряда следующей группы,Узел коммутации содержит восемь транзисторов и четыре магнитных сердечника с прямоугольной петлей гистерезиса, прошитых шинами старшей цифры, поразрядного переноса, инверсии старшей цифры и инверсии поразрядного переноса, соединенными соответственно с третьим, четвертым, пятым и шестым входами узла, каждый сердечник также прошит шиной установки, ее двумя выходными шинами, причем первые выходные шины соединены соответственно с базами и эмиттерами первого, второго, третьего и четвертого транзисторов, а вторые выходные шины - с базами и эмиттерами пятого, шестого, седьмого и восьмого транзисторов, коллекторы первого и второго транзисторов соединены с первым входом узла, а коллекторы третьего и четвертого транзисторов - с вторым входом узла, коллекторы пятого и шестого транзисторов соединены с седьмым входом узла, а коллекторы седьмого и восьмого транзисторов соединены с восьмым входом узла, эмиттеры первого и третьего транзисторов соединены с первым выходом узла, эмиттеры второго и четвертого транзисторов соединены с вторым выходом узла, эмиттеры пятого и седьмого транзисторов соединены с третьим выходом, а эмиттеры шестого и восьмого транзисторов - с четвертым выходом узла коммутации.На фиг. 1 представлена структурная схема блока переноса для матричного сумматора; на фиг. 2 - принципиальная схема узла коммутации,Блок переноса для матричного сумматора содержит группы 1 п-ичных разрядов. В каждом гп-ичном разряде блок содержит т-разрядные регистры 2 и 3 на магнитных сердечниках и узел 4 коммутации. Между группами включены межгрупповые элементы памяти 5 и 6, т-разрядные регистры имеют входы переноса 7 и 8, соединенные с началами соответствующих шин считывания, входы для приема поразрядной суммы 9 и 10 и выходы цифры суммы 11 и 12, а также шину установки (на чертеже не показана). Узел коммутации содержит входы переноса 13 и 14, подключаемые к концам шин считывания регистров 2 и 3, входы 15 и 16 старшей цифры и инверсии старшей цифры, входы 17 и 18 поразрядного переноса и инверсии поразрядного переноса, входы 19 и 20 дополнительного переноса и выходы 21 и 22 переноса, подключаемые к входам 6 и 7 регистров 2 и 3, и выходы 23 и 24 дополнительного переноса. Межгрупповые элементы памяти имеют входы считывания, соединенные с шиной 25 считывания, а узел коммутации - вход установки 26. Узел коммутации состоит из магнитных сердечников 27,прошитых шинами 15 - 18 и 26, а такжевыходными шинами 28 и 29, а также транзисторов 30 и 31.Блок переноса для матричного сумматораработает следующим образом.В первом такте на входные шины 9 и 10с выходов матричного сумматора поступает1 О код поразрядной суммы в коде (1) из (т).При этом в регистры 2 и 3 групп 1 разрядовблока переноса записывается код поразрядной суммы и суммы, увеличенной на единицусоответственно,Одновременно на узел коммутации 45 подаются сигналы поразрядного переноса Пи П, старшей цифры суммы (в - 1) и (т - 1)определяющие условия распространенияпереноса, В этом же такте происходит распространение сигнала по цепи дополнительного переноса внутри каждой группы 1 блокаи запись его в один из двух межгрупповыхэлементов 5 или 6 памяти. Выбор конкретного элемента определяется условиями переноса в данной группе 1 разрядов, т. е. насыщением одного из транзисторов 31 в каж 25 дом разряде группы 1. Таким образом происходит предварительное формирование условий переноса между группами 1 разрядов.Во втором такте происходит подача сигналасчитывания элементов 5 и 6 по шине 25,сигнала считывания сердечников 27 узла30 коммутации 4 по шине 26 и осуществляетсяраспространение переноса и считывание пошинам 7 или 8 одного из регистров 2 или 3,в каждом разряде групп 1 разрядов. Номерсчитываемого регистра в следующем разрядевнутри группы 1 определяется условиями35 переноса в данном разряде, т. е, насыщениемодного из транзисторов 30. Таким образомпроисходит быстрое распространение переноса во всех разрядах в каждой группе 1разрядов. В третьем такте происходит установка блока переноса в исходное состояние,Работа блока переноса согласуется с работой трехтактного матричного сумматора,имеющего такты: прием первого операнда,прием второго операнда - выдача поразрядной суммы, возврат в исходное состояние.45 Таким образом, за счет разбиения разрядов блока переноса яа группы и введениямежгрупповых элементов памяти, а такжедополнительных входов и выходов переносав узле коммутации и изменение его структуры удается повысить быстродействие блока50 переноса для матричного сумматора не менее чем в 1,5 раза благодаря уменьшениюдлины цепи переноса, а следовательно, иуменьшению индуктивности шин считыванияи задержки распространения переноса вблоке, 10 б 1135Состави щук Техред И Тираж 70 ВНИИПИ Государственно по делам изобретен 13035, Москва, Ж - 35, Р илиал ППП Патент, г, Ур Корректор М6 Подписноего комитета СССРнй и открытийаушская наб., д. 4/5жгород, ул, Проектная, 4 едактор К, Волоаказ 10041/51 ель А. СтепановВе ес