Устройство для умножения последовательных двоичных кодов

(50 4 С 06 Е 7/52 ОЛИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГНИТ СССР(56) 1 евцов Д,В, и др, Элементарные вычислительные операции в однородных средах с независимой настройкой. Сб, "Вопросы кибернетики". - М,: Советское радио, 1973, с, 88, рис,4,Авторское свидетельство СССР В 690478, кл, С 06 Р 7/52, 1976,Изобретение относится к автоматикеи вычислительной технике и предназначено для умножения двух чисел, синхронно поступающих в последовательномдополнительном коде, начиная с младших разрядов;Целью изобретения является повышение быстродействия,На чертеже представлена функциональная схема устройства.Устройство (фиг,1) содержит и-разрядные регистры сдвига множимого 1и множителя 2, входы множимого 3 имножителя 4 устройства, три группыэлементов И 5-7, два и-разрядныхрегистра 8 и 9 сдвига, трехвходовойи-разрядный комбинационный сумматор10, три элемента И 11-13, элемент 14задержки, выход 15 результата устройства,801495786 А 1 2(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ПОСЛЕДОВАТЕЛЬНЫХ ДВОИЧНЫХ КОДОВ (57) Изобретение относится к автоматике и вычислительной технике и пред- назначено для умножения двух"чисел синхронно поступающих в последовательном дополнительном кое, начиная с младших разрядов, Цель,изобретения - повышение быстродействия, Новым в устройстве, содержащем регистры множимого и множителя, два регистра сдвига, две группы элементов И, три элемента И и элемент задержки, является введение третьей группы элементов И и комбинационного сумматора, что дало возможность выполнять операцию умножения за и тактов, 1 ил,Элементы И 7 первой группы служат для запрета записи младших (и) разрядов 2 и-разрядного произведения;Управление запретом записи младших разрядов в регистр 8 сдвига осуществляется а-разрядным регистром 9 сдвига путем подключения его первых (и) инверсныхвыходов к соответствующим управляющим входам элементов И первой группы 7В исходном состоянии регистра 9 в младшем разряде хранится единица.Устройство работает следующим образом,В исходном состоянии (фиг.1) регистры 1,2,8 сдвига находятся в нулевом состоянии, а регистр 9 - единичном состоянии. С приходом в первом такте сигнала с входа управления . устройства осуществляется ввод млад1495783ших разрядов сомножителей Х,У 1 свходов 3 и 4 сомножителей в регистры 1-2, Этим же сигналом осуществляется и сдвиг нулевого содержимогорегистра 8 сдвига, так как первый. элемент И 11 открыт сигналом с и-говыхода регистра 9,После ввода сомножителей Х 1 и У 1в регистры 1-2 на выходе первого элемента И второй группы 5 будет образовано частичное произведение Х.1 Ъ,соответствующее младшему разряду2 п-разрядного произведения, котороепоступает на первый вход и-го (старшего) разряда и-разрядного комбина"ционного сумматора 10, На выходе первого элемента И третьей группы 6 будет нулевое значение из-за нулевогозначения на его третьем входе. По ис, течении времени дь, равного временисуммирования сумматором 10, выходнымсигналом с элемента 14 задержки черезвторой 12 открытый элемент И осуществляется запись содержимого и-разрядного комбинационного сумматора 10в регистр 8 сдвига, Однако в первомтакте (и)-й элемент И первой группы 7.будет закрыт сигналом с первоговыхода распределителя 9; Поэтому 30значение и-го разряда Б=ХУ сумматора 10 в регистр 8 не будет записанои его содержимое остается нулевым,В этом же такте с элемента 15 задержки выполняется сдвиг единицы регистра: 9 из первого разряда во второй,тем самым осуществляется подготовкак выполнению второго такта работыустройства,Во втором такте сигналом с входа 40управления будут введены в регистры1 и 2 сдвига следующие разряды сомножителей Х, У, Одновременно предыдущие сомножители Х , У, будут сдвинуты на один, разряд влево, На выходе первого элемента И второй группы5 теперь будет образовано логическоепроизведение Х, У, а на выходахвторых элементов И второй 5 и третьей 6 групп будут образованы логи"ческие произведения Х У, и ХУ.Значение выхода первого элемента Ивторой группы 5 Х У поступит напервый вход а-го разряда и-разрядногокомбинационного сумматора 1 О, а значения выходов вторых элементов И второй 5 и третьей 6 групп - на первыйи второй входы (п)-го разряда этого же сумматора 10. По истечении вре 6 4мени Дс суммирования на его выходахбудет образовано частичное произведениепгде ЯБ , - частичное произведение,полученное во второмтакте;Я, Я , - значение и-го и (и) -гойразрядов сумматора 10во втором такте.ФЗначение 8представляет собойвторой разряд 2-разрядного произведения и в регистр 8 сдвига во второмтакте не поступит, так как (п)-йэлемент И первой группы 7 будет за-.крыт сигналом с второго выхода регистра 9Значение Бсумматора 10 будет записано в регистр 8 через(и)-й элемент И первой группы 7 сосдвигом на один разряд вправо (в сторону младших разрядов по отношениюк сумматору 10). Одновременно с записью содержимого сумматора 1 О в регистре 8 сдвига произойдет изменениесостояния регистра 10, т,е. сдвигединицы в следующий разряд,В третьем такте, аналогично описанному, будет выполнен ввод следующих разрядов Х , У з сомножителеи врегистры 1-2 и сдвиг на один разрядвлево предыдущих разрядов Х Х иУУ. Одновременно произойг(ет сдвигвправо на один разряд содержимогорегистра 8, Таким образом, остатокчастичного произведения, полученногово втором такте и хранящийся в.регистре 8 в начале третьего такта, ока"жется сдвинутЫм на два разряда, таккак во втором такте этот остатокбыл записан в регистр 8 со сдвигомна один разряд,В третьем такте эта частичная сумма регистра 8 сдвига поступит натретьи входы и-разрядного комбина"ционного сумматора 10, На два другихего и-разрядные входы поступят логические произведения с выходов элементов И второй 5 и третьей 6 групп,причем на первый вход и-го разрядасумматора 10 поступит значение Хз Уз,на второй вход этого же разряда - попрежнему нуль; на первый и второйвходы (и)-го разряда - значенияХ,Уз и ХзУ; на первый и второй входы (и)-го разряда - Хз У,и Х, УПоэтому частичное произведение, Аор 1495786мируемое сумматором 10, в третьемтакте имеет вид(и)-го разрядовсумматора 7 в третьем такте;3- значение третьегоразряда 2 п-разрядного произведения,которое не используется.В начале четвертого такта (послесдвига регистра 8) значения разрядов 8и ьокажутся сдвинутымив регистре 8 на два разряда по отношению к разрядам сумматора 1 О, т,е,значение 8 , займет (п)-й, а значение Я(и)-й разряды регистра 8сдвига,Работа устройства в последующихтактах аналогична рассмотренномувыше.Отличие имеется в двух последнихтактах. В (п)-м такте осуществляется округление результата операции,К значению (и+1)-го разряда частичного произведения, формируемого в(п)-м такте, прибавляется единица,Для этого в этом такте на вход переноса первого (младшего) разряда сум Оматора 10 подается единица с (и)-говыхода регистра 9, тем самым на выходе сумматора 10 будет образованоокругленное частичное произведение,имеющее (и+1)-й разряд, Это произведение по сигналу Запись" с выходавторого 12 элемента И через элементыпервой группы 7 будет записано сосдвигом на один разряд вправо в регистр 8, Таким образом, в регистре 8окажется округленное и-разрядноечастичное произведение,Поскольку умножение выполняетсяв дополнительных кодах, частичноепроизведение, полученное в (и)-мтакте, является лишь псевдопроизведением,Для правильного обрдэоваиия результата требуется коррекция, которая выполняется в и-и тдкте13 этом тдкте содержимое регистрд 8 не сдвигдется еще нд один разряд, как в предыдущих тактах, Это достигдется тем,что в и-и такте второй 12 элемент Изакрыт сигналом с и-го выхода регистра 9,После ввода знаков сомножителей врегистры 1-2 в и-м такте младшие разряды сомножителей займут п-е разряды,а знаки сомножителей - первые разряды регистров 1 и 2,Превый элемент И третьей группы 6 открывается сигндлом с и-го выхода,В зависимости от знаков сомножителей на первые и вторые входы сумматора 1 О могут поступать либо множимои множитель, если их знаки отрицательные, либо множимое, если знакмножителя отрицательный, либо множитель, если знак множимого отрицательный.В этом и заключдется коррекция ре.зультата псевдопроизведения, полученного в (и)-м такте работы устройства,Для реализации этой коррекции в,п-м такте нд входы рдэрешения коррекции регистров 1 и 2 подается сигналс и-го выхода регистра 9, которыйформирует на пардллельных выходах ре"гистров 1 и 2 дополнительные коды отдополнительных кодов, хранящихся вэтих регистрах. А поскольку элементыИ второй 5 и третьей 6 групп управляются выходными сигналами знаковыхразрядов регистров 1-2, то на выходахэлементов И второй 5 и третьей 6групп, а следовательно, и на входахсумматора 1 О будут ндходиться правильные корректирующие слагаемые.В и-м такте выходным сигналом стретьего элемента И с (п) старшихразрядов и разряда переноса и-разрядного комбинационного сумматора осуществляется выдача результата опера-ции, представленного в пдраллельнбмкоде, а также устдновкд в исходноесостояние регистров 1,2,8,9 сдвига.На этом работа устройства заканчивается,формулд изобретенияустройство для умножения последовательных двоичных копов, содержащее и-рдзрядныс регистры ииожимого и мно 1495 У 86жителя, два и-разрядных регистрасдвига, первую и вторую группы н и и элементов И соответственно, триэлемента И и элемент задержки, причем 5инверсные выходы -х разрядов первогои-разрядного регистра сдвига соединены соответственно с первыми входамиэлементов И первой группы (=1,,п), о т л и ч а ю щ е е с я 10тем, что, с целью повышения быстродействия, в него введены третья группа иэ п элементов И и трехвходовыйи-разрядный комбинационный сумматор,первый и второй входы 1-го разряда 15которого соединены соответственнос выходами 1-х элементов И второй и.третьей, групп Ц=1п) первыевходы которых соединены соответствен,но с выходами 1-х разрядов и-разрядных регистров множимого и множителя,выходы первых разрядов которых соединены соответственно с вторыми входами -х элементов И третьей и второйгрупп, третий вход -го разряда трехвходового и-разрядного комбинационного сумматора соединен соответственнос выходом 1-го разряда второго и-разрядного регистра сдвига, информационный вход К-го разряда которого (К= , 302п) соединен соответственнос выходом -го элемента И первойгруппы, второй вход которого соединенсоответственно с выходом суммы 1-горазряда трехвходового и-разрядногокомбинационного сумматора (13,,и), и выходом 1-го разряда результата устройства, входы множимогои множителя которого соединены соответственно с информационными входамии-разрядных регистров множимого имножителя, входы сдвига которых соединены с входом управления устройства, первым входом первого элемента Ии входом элемента задержки, выходкоторого соединен с первыми входамивторого и третьего элементов И, вторые входы первого и второго элементов И и второй инверсный вход третьего элемента И соединены с инверснымвыходом и-го разряда первого и-разрядного регистра сдвига, третьим вхо"дом первого элемента И третьей группыи входами разрешения коррекции и-разрядных регистров множимого и множителя, установочные входы которых соединены с установочным входом первогои-разрядного регистра сдвига, выходомтретьего элемента И и установочнымвходом второгои-разрядного регистрасдвига, входы сдвига и разрешения записи которого соединены соответственно с выходами первого и второго элементов И, выход (и)-го разряда первого и-разрядного регистра сдвигасоединен с входом переноса трехвходового и-разрядного комбинационногосумматора, выходы переноса и второгоразряда которого соединены соответственно с входами п-го и первого разрядов второго и-разрядного регистрасдвига и выходами и-го и младшегоразрядов результата устройства,1495786 Составитель Е, Мурзина Бугренкова Техред А,Крачвук КорректоРедакт екмар ж 66 оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 аказ 4267/46НИИПИ Государс Тнного ко3035, Мо митета по изобретенияква, Ж, Раушская Подписноеи открытиям при ГКНТ ССб., д. 4/5