Устройство для деления на константу 2 -1

(59 4 ИСАНИЕ ИЗОБРЕТ ВТОРСКОМУ идкткльств 2 и сдвинутым в сторону младших разрядов на 1 разрядов. Первоначально регистр 2 обнуляется. С выходов старших и младших разрядов сумматора 3 снимается код Х, целой части частного Х и код остатка (дробной части) Хсоответственно. Если код остатка составлен из всех единиц, то элемент И 4 и элемент И 5 устанавливаются в единичное и нулевое значения соответственно. Нулевое значение обеспе - чивает обнуление кода Х на элемен 2тах И 7, а единичное значение - увеличение кода Х, на единицу младшего разряда путем инвертирования младших разрядов кода Х подряд принимающих единичное значение, и первого следующего за ними разряда с нулевым значением. Различаются младшие разряды кода Х подряд принимающие единичное значение с использованием последовательно соединенных элементов И 6.Инвертирование укаэанных разрядов кода Х осуществляется с использовакием элементов ИСКЛЮЧАИЩЕЕ ИЛИ 8.(22) 28. 10. 87 юл. У 24 итехнич кий и озд, Е.Л. По Е,В. Беликов тельство СССР7/52, 1975,во СССР52, 1987. льст Р 7/ ил. ным на задер сумматор 3, элемент И 4, элемент НЕ 5, элементы И 6.16.ппервой и 7. 1, 7.2,. ,7.1 второй групп, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 8.1 8.п, 8.п+1 группы, тактовый вход 9, вход 1 О запуска, входы 11 делимого, выходы 12 целой части результата и выходы 13 дробной части результата Изобрет тельной те Целью и щение устр На фиг. схема пре фк вычислиение относи хинке.зобретенияойства.1 приведендлагаемого вляе укту йств мы е о раменные диагр иг.2 - вроты.Устрой 1 детво содержит рег ежуточный регист имого и ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПфИ ГКНТ СССР(57) Изобретение оттельной технике. Цеявляется упрощениение осуществляетсяс уравнением А = 26частное. Устройство1 делимого (А), прогистр 2, сумматор 3сложение числа А с носится к вычислилью изобретения устройства. Деле- в соответствииХ-Х, где Хсодержит регистр межуточный реосуществляющий результатом сложетакт на регистре Устройство работает следующим озом.з 14906На входы 11 гоступает делимоеп-разрядное двоичное число А. Эточисло записывается в регистр 1 пасигналу, поступающему на вход 10.Одновременно этот сигнал приходит навход сброса регистра 2, устанавливаяего в нулевое состояние.Получение искомого частного Хможно описать уравнением0 10А/(2 - 1) = ХилиА=2 Х - Х.015Отсюда следует, что частное Х совпадает с делимым, сдвинутым на 1 двоичных разрядов в сторону младших разрядов, и при этом имеет место погрешность, которая определяется значением - Х и также выражается20 через делимое А. Погрешность учитывается на сумматоре 3 путем сложения делимого А са сдвинутым на 1 разрядов в сторону младших разрядов результатом сложения и синхронизации операции сложения с использованием регистра 2, Для этого число А с выходов регистра 1 подается на первую группу входов сумматора 3. Код с выходов старших разрядов сумматора 3, с (1+1)-го по (и+1)-й поступает на инфармацианчые входы регистра 2 и далее с выходов его разрядов на вторую группу входов сумматора 3, с первого па (и+ 1)й разряды. Регистр 2 осу щестнляет прием информации по сигналам, поступающим на его синхровход через вход 9. На старшие входы второй группы входов сумматора 3, с (и+ 2)-го по и-й разряды, поступа ет уровень логического нуля с нулевой шины 14.С выходов старших разрядов сумматора 3, с (1+1)-го по (и+1)-й, снимается код Х 1 целой части частного Х, 45 а с выходов 1 младших разрядов сумматора 3 - код Х 2 дробной части частного Х, Код Х 2 можно рассматривать как остаток от деления на константу 2 - 1 при целочисленном делении или трактовать как кад периода периодической двоичной дроби, причем возможен случай, когда все разряды кода Х 2 принимают единичные значения,т.а. остаток от деления равен делителю иль период дроби равен единице, чта требует обнуления кода Х 2 и увеличения целой части Х 1 частного Х на единицу младшего разряда. указанный 75 4случай идентифицируется с использованием элемента И 4, на входы которого поступают значения разрядов кода Х 2.Если не все разряды кода Х 2 принимают единичное значение, то на выходе эпемента И 4 устанавливается нулевое значение, а на выходе следующего за элементом И 4 инвертора формируется единичное значение, Нулевой сигнал с выхода элемента И 4 поступает на вторые входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8.1 группы и первого элемента И 6.1 первой группы. Элементы И 6,1. б.ппервой группы подключены последовательно путем соединения выхода предыдущего элемента с вторым входом последующего элемента. При этом нулевой сигнал на" втором входе первого элемента И 6.1 проходит через все элементы И 6.1,б,ппервой группы, устанавливая на их выходах нулевое значение, Нулевые сигналы с выходов элемента И 4 и элементов И 6.1б.п - 1 первой группы поступают на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8.1 8.п+ 1 группы, обеспечивая трансляцию без изменения кода Х 1 с выходов старших разрядов сумматора 3 через первые входы элементов ИСКПЗЧАЮЩЕЕ ИЛИ 8 группы на их вхады и соответственно выходы 12 устройства. Единичный сигнал с выхода элемента НЕ 5 поступает на вторые входы элементов И 7.1, 7,2, , 7-1 второй группь;, обеспечивая трансляцию без изменения кода Х 2 с выходов младших разрядов сумматора 3 через первые входы элементов И 7 второй группы на их выходы и соответственно выходы 13 устройства,Если все разряды кода Х 2 принимают единичное значение, то на выходе элемента И 4 и на выходе элемента НЕ 5 устанавливаются соответственна единичный и нулевои сигналы. Единичный сигнал поступает на вторыевходы первого элемента ИСКЛЮЧАЮЩЕЕИЛИ 8,1 группы и первого элемента И6,1 первой группы. Элемент ИСКЛБЧЖОЩЕЕ ИЛИ 8.1 инвертирует значениемладшего разряда кода Х 1, поступающего на первый вход элемента ИСКЛОЧАНЩЕЕ ИЛИ 8.1. Разряды кода Х 1 свыходов старших разрядов сумматора3, с (1+1)-га по п-й, поступают напервые входы элементов И 6.1б.ппервой группы, обеспечиваяпрохождение единичного сигнала черезэти элементы до элемента, на первыйвход которого поступает самый мпадший их разрядон кода Х 1, начиная свторого, принимающий нулевое значение. Этот элемент и последуюшие элементы И первой группы 6 формируютна своих выходах нулевое значение,Код с выходов элементов И 6 первойгруппы поступает на вторые входыэлементов ИСКЛ)ЧАЮЩЕЕ ИЛИ 8 групгы,обеспечивая единичными значениями 10 иньертиронание младших разрядов кода Х 1, а нулевыми значениями - транс ляцию старших разрядов кода Х через элементы ИСКЛЮЧАЮЦЕЕ ИЛИ 8 группы без изменения. Нулевой сигнал с выхода элемента НЕ 5 поступает на вторые входы элементов И 7.1, 7.2, 20 ,7,1 второй группы, обнуляя их выходы, Таким образом осуществляется обнуление кода Х 2 на выходах 13 устройства, а также увеличение на единицу кода Х на ныходах 12 устрой ства путем инвертирования младших разрядов кода Х 1, подряд принимающих единичное значение, и первого следующего за ними разряда с нулевым значением. 30Например, при делении числа А =10101 на делитель 11(1=2) (фиг,2) на первом такте число А принимается в регистр 1, регистр 2 обнуляется и выход сумматора 3 принимает значение А = 10101, т.е. Х 1101 и Х 2 = 01. На втором такте код Х = 101 с выхода регистра 2 складывается с числом А, устанавливая на выходе сумматора 3 код 11010, т.е, 40 Х 1 = 110 и Х 2 = 10, На третьем такте сложение кодов Х 1 = 110 и А = 10101 формирует на выходе сумматора 3 код 11011, т,е. Х 1 = 110 и Х 2 = 11, Код Х 1 подтверждает свое значение, полу ченное на предыдущем такте, и дальнейшего изменения кода яа выходах сумматора 3 на последующих тактах не происходит. Для этого потребовалось 1 п/1= 3 такта . На третьем такте 50 все разряды кода Х 2 перешли в единичное значение, устанавливая выходы элемента И ч и элемента НЕ 5 соответственно в единичное и нулевое значения. При этом элементы И 7.1 и 7.2 второй группы переходят в нулевое значение, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8. 1 группы инвертирует мла,ший разряд кода Х 2, а сохранение нулевого кода на выходах элементов И 6. 1 и6.2 группы обеспечивает трансляциюостальных разрядов кода Х 2 на выходы2 устройства без изменения. Такимобразом, на третьем и последующихтактах на выходах 12 и 13 устройст -ва устанавлинаются соответственнокоды Х 2=111 и Х 1=00 г.формул а изобретенияУстройство для деления на константу 2 -1, содержащее сумматор, регистр делимого, элемент НЕ и группу элементов ИСКЛЮЧАИЩЕЕ ИЛИ, причем входы разрядов делимого устройства соединены с информационными входами соответствующих разрядов регистра делимого, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства, в него введены две группы элементов И, промежуточный регистр и элемент И, причем входы старших разрядон сумматора с (1+1)-го по и-й (где и - разрядность делимого) соединены с первыми нходами элементов И первой группы соответственно с первого по (п)-й, а выходя разрядов сумматора с (1+1)-го и по (и+1)-й соединены с первыми входами элементов ИСК 1 ЮЧАЮЩЕЕ ИЛИ группы соотнетственьо с первого по (и+1)-й и информационными входами разрядов соответственно с первого по (и+1)-Й промежуточного регистра, синхровход которого соединен с тактовым входом устройства, а вход сброса - синхровходом регистра делимого и входом запуска устройства, выходы разрядов регистра делимого и промежуточногс регистра соединены с входами соответствующих разрядов сумматора, выходы разрядов которого с первого по 1-й соединены с первыми входами соответствующих элементов И второй группы и входами элемента И, выход которого подключен к вторым входам первого элемента И первой группы и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, а также к входу элемента НЕ, выход которого соединен с вторыми входами элементов И второй группы, выходы которых являются выходами дробной части результата устройства, выход каждого элемента И перной группы соединен с вторым нходом последующего элемента И первой группы и вторым входом последующего эле1490675 мента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы элементов ИСКЗЮЧАЮЩЕЕ ИЛИ являются выходами целой части результатаустройства. йюм 1 Ф йамФй дмм 7 декад Составитель В. Березкин А. Лепнина Техред Л.Сердюкова Корректор Т. Малеедак Подписи аказ 3755/55 Тирак 66НИИПИ Государственного комитета п113035, Москва, Жизобретениям и открытиям при ГКНТ СС Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Уагород, ул. Гагарина, 1 О