Устройство для умножения двух n-разрядных чисел

-2 ва юл, М 43 и Е.Л.Еиршова 8. 8)свидеС 06 ьство СССР /52, 1984, тво СССР /52, 1981 ОЖЕНИЯ ДВУХ идетельС 06 ГДЛЯ УЯ е относ ке, Цел ся к вычисизобретенияф Ф СУДАРСТВЕННЫЙ НОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Иэобретенилительной техни повышение быстродействия устройсткоторая достигается путем реализации способа умножения при помоши параллельно-последовательного суммирования Н чисел, для чего в устройство, содержащее регистры 1 сомножителей, группу элементов И 3, матрицу одноразрядных сумматоров 4, вводятся К и-разрядных суммаТоров 5, и элементов задержки 6 и К элементов НЕ, что дает воэможность пропорционально наращивать разрядность групп перемножаемых чисел . 3 ип.1524046 Изобретение относится к вычислительной технике и предназначенодля использования в ЦВИ.Цель изобретения - повышение бы 5стродействия устройства умноженияиЯ-разрядных чисел (Я),На фиг.изображена функциональная схема устройства для умножениядвух И-разрядных чисел; на фиг.2 - 1 Осхема соединения регистров сомножителей; на фиг. 3 - пример органиэации регистра 1;,Устройство (фиГ1) содержит двегруппы по К Я-разрядных регистров1 множнмого и множителя, К элементовиНЕ 2, группу элементов И 3, (2 -1)К одноразрядных сумматоров 4, К ираэрядвых сумматоров 5, и элементов6 задержки. 20Устройство работает следующим образом.В начале первого такта одновременно подаются первые К"разряднывгруппы множнмого и множителя на входы двух групп регистров 1 соответст"венно. По сигналу 1,л эти группызаносятся в регистры 1. Злементарные произведения разрядов групп формируются на элементах И 3 группы,затем на одноразрядных сумматорах 4формируются частичные суммы элементарных произведений и переносы, ко"торые поступают в многовходовой сумматор 5, на выходе первого разрядакоторого формируется сигнал произведения соответствующих разрядов. Навходах каждого разряда, начиная совторого, и выходе переноса старшегоРаз Ряда каждо Го мно Гораз Рядно Го 40сумматора 5 формируется сигнал переноса в старшие разряды.За второй такт работы аналогичнополучаются элементарные произведенияразрядов следующей группы, которые за тем суммируются вместе с переносом,сформированным в предыдущем такте.Таким образом, с окончанием подачи часть групп чисел устройство формирует младшую часть нх произведения.НЗа последующие - такта содержимое реКгистра 1 множителя остается без изменений, а из регистра множимого последовательно выписываются К-Разрядныегруппы множимого с заполнением освободившихся ячеек этого регистра 1 знаком множимого, отрицательное значениекоторого представлено обратным кодом,Формула изобретения Устройство для умножения двух Н- разрядных чисел (И), содержащее И-разрядные регистры множимого и множителя, группу элементов И и и одноразрядных сумматоров, причем входы множимого и множителя устройства соединены соответственно с информационными входами Н-разрядных регистров множимого и множителя, выходы разрядовФИкоторых, кроме выходов 2 -х разрядов Н-разрядного регистра множимого, соединены с первыми и вторыми входами соответствующих элементов И группы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены К элементов НЕ (К - число групгы разрядов перемножаемых чисел), (2"-1)К-иодноразрядных сумматоров, К и-разрядных сумматоров и и элементов задержки, входы которык соединены с выходами разрядов, начиная с второго, и выходом переноса К-го и-разрядного сумматора соответственно, выходы 2 -х разрядов В-разирядного регистра множнмого соединены с выходами соответствующих К элементов НЕ, выходы которых соединены с соответствующими входами элементов И группы, выходы которых, кроме выходов К-х элементов И группы, соединены с соответствующими входами пер"йвых (2 "К)"х одноразрядных сумматоров, выходы К-х элементов И группы соединены с входами переноса соот" ветствующих К-х разрядных сумматоров, выходы суммы н переноса первых (2 -К)-х одноразрядных сумматоров соединены соответствующими входами последующих одноразрядных сумматоров, выходь 1 суммы и переноса которых соединены с входами разрядов первого слагаемого соответствующих и-разрядных сумматоров, выходы первого разряда которых соединены с выходами соответствующих разрядов произведения устройства, выходы элементов задержки соединены с соответствую" щими входами второго слагаемого пер" вого и-разрядного сумматора, выходы разрядов, начиная с второго, и выход переноса д-го и-разрядного сумматора (1 1К) соединены соо 1 ветственно с входами 3-х разрядов второго слагаемого Ц 1и) (ъ+1)-го и- разрядного сумматора.)524046 2 Составитель Е.МурзинаРедактор Л.Зайцева Техред Л,Олийнык Корректор О.Кравцов В шЩищвтПроизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 аказ 704450НИКЛИ Государс Тираж 668ного комитета по иэобрет 035, Москва, Ж, Раушс Подписноениям и открытиям при ГК я наб., д. 4/5