Устройство для умножения

Номер патента: 1522194

Авторы: Бортник, Дзюбан, Осадчук, Прокопов

ZIP архив

Текст

(19 04 0067 7/ ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТ ОТНРЫТИЯМСАНИЕ ИЗОБРЕТЕН АТЕЯТЛ 1 Т Ь:БЛИ в 35 45 580,публ,. 17.07.86. н двторСНомУ свиДетяЛ 1(71) Винницкий политехнический инстут(56) Хетагуров Я,А. и др. Основыинженерного проектирования управляющих ЦВМ. М,: Советское радио,1 972, с,1 23-1 34,Заявка ФРГ В ОЯкл О 06 У 7/52, о(54) УСТРОЙСТВО ДЛЯ УМНОМИНИЯ(57) Изобретение относится. к вычислительной технике и может бытьпользовано в специализированных вычислителях, в частности в устройствах для вычисления спектра Фурье. Цель изобретения - повышение быстродействия и расширение функциональных возможностей за счет выполнения операции умножения комплексных ыисел. Устройство дця умножения содержит коммутаторы 1 и 2, сумматор 3, вычитатели 4 и 5, блоки 6 и 7 памяти, блок 8 деления на константу, демультиплексор 9, регистры 1 0-16. Алгоритм работы построен на использовании системы билинейных форм Е + Р = = (А + 5 В)(С+5 Р)= (С+Р)А-(А+В) Р + + 4 (С+О)А+(-А+В)С; (А+В) Р =1./4(А+В+Р) -(А+В-Р) ; (С+Р)А = 1/4(С+Р+А) -(С+1 ЬА) ; (-,А+В)Сф - 1/4(-А+В+С) -(-А+В-С)и состоит из четырех этапов. 2 ил.+ ) (с+с)л+(-л+в)с 7, (1)35 где Е и У - действительная и мнимаячасти результата умноже",.40ния;А и Б - действительная и мнимаячасти множимое.;С и Э - действительная и мнимаячасти множителя. 45Промежуточные значения произведенийв приведенном выражении определяютсяпо следующим формулам(4) Таким образом, вычисление произведения двух комплексных чисел сосИзобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях, в частности в устройствах для вычисления спектра Фурье.Целью изобретения является повышение быстродействия и расширение функциональных возможностей эа счет выполнения операции умножения комплексных чисел.На Фиг.1 пр дставлена функциональная схема предлагаемого устройства для умножения; на фиг,2 - временная диаграмма работы устройства. 15Устройство для умножения содержит коммутаторы 1 и 2, сумматор 3, вычитатели 4 и 5, блоки б и 7 памяти, блок 8 деления на константу, демультт типлексор 9, регистры 10 - 16, вхо ды действительной 17 и мнимой 18 частей множимого устройства, входы действительной 19 и мнимой 20 частей множителя устройства, управляющие входы 21 - 23 устройства, Сумматор 25 3 и вычитатели 4 и 5 имеют внутренние выходные регистры (внутреннюю память), в которых Фиксируется результат выполнения операции.Алгоритм умножения двух комплексных чисел построен на использовании системы билинейных Форм тоит иэ четырех этапов: вычисленияпромежуточных значений произведенияпо формулам (2) - (4) и определенияокончательного результата по Формуле (1 ),Устройство работает следующим образом,ФРаботу устройства рассмотрим в соответствии с временной диаграммой,на которой показаны моменты срабатывания элементов устройства по отношению к тактовой последовательности.Входы синхронизации на схеме не показаны.В исходном состоянии все регистрыустройства обнулены,В соответствии сформулами (1) - (4) перемножаемыекомплексные числа подаются на входымножимого 17 и 18 и множителя 1 9 и 20устройства. Сигналами управления, поступающими на входы 21 и 22 устройства,коммутаторы 1 и 2 устанавливаются врежим передачи данных с первого ивторого информационных входов навходы сумматора 3 и вычитателя 4.Рассмотрим работу устройства напервом этапе вычиспения промежуточного результата (А+В) 1) в соответствии с формулой (2),В.первом тактесумматор 3 вычисляет значение суммы(А+В), которое запоминается в еговыходном внутреннем регистре и вовтором такте переписывается в регистр12. В третьем такте коммутатор 1 сигналом управления, поступающим навход 21 устройства, устанавливаетсяв режим передачи данных с третьего ичетвертого информационных входов. Приэтом сумматор 3 и вычитатель 4 вычис,.ляют соответственно значения суммы(А+ВФЛА) и разности (А+В, которые запоминаются в их выходных внутренних регистрах. В иетв 1 ертом тактевычисленные значения суммы и разности переписываются соответственно врегистры 12 и 13 и поступают на адресные входы блоков 6 и 7 памяти.-Впятом такте с выхода блока б памятиасчитывается значение (А+В+Э) , которое запоминается в регистре 10, а свыхода блока памяти 7 - значение(А+В-Э) , которое запоминается врегистре 11, Полученные значенияпоступают на входы соответственноуменьшаемого и вычитаемого вычитателя 5, который в шестом такте вычисляет значение разности (А+В+Э) -5 15721 реннем выходном регистре. В седьмом и восьмом тактах блок 8 деления на константу осуществляет деление полученного значения на четыре (выполняется путем сдвига) таким образом вы5 числяется значение произведения (А+В)Р в соответствии с формулой (2). . В девятом такте демультиплексор 9 с сигналом управления, поступакщим на вход 23 устройства, устанавливается в режим передачи данных на третий вход. Вычисленное ранее значение (А+В)Р запоминается в регистре 16. На этом заканчивается первый этап выЧислений по формированию первого промежуточного результата в соответствии с формулой (2). Аналогично вычисляютсязначения произведений (С+Р)А и (-А+В)С по формулам (3) и (4) на. втором и 20 третьем этапах в соответствии с вре менной диаграммой. Необходимо только учитывать, что второй этап начинается на пятом такте и заканчивается на тринадцатом. При этом коммутатор 1 25 сигналом управления, поступающим на вход 21 устройства, устанавливается в режим передачи данных с четвертого и пятого информационных входов при вычислении значения (С+Р) в пятом такО те и в режим передачи данных с первого и третьего информационных входов - при вычислении значения ( СЮ+А) в седьмом такте. Коммутатор 2 в пятом такте устанавливается в режим передачи; данных с первого и третьего инфор"мационных входов на входы соответственно уменьшаемого и вычитаемого , вычитателя 4, что обеспечивает вычисление значения (С+Р-А) в седьмом 4 О такте. В тринадцатом такте демультиплексор 9 устанавливается в режим передачи данных на второй выход, и вычисленное значение (С+Р)А запоминается в регистре 15. Третий этап 45 вычислений начинается в девятом такте и заканчивается в семнадцатом такте. При этом коммутатор 2 устанавливается в режим передачи данных с, третьего и четвертого информационных входов на входы соответственно вычитаемого и уменьшаемого вычитателя 4, обеспечивая вычисление значенйя". (-А+В) в девятом такте. В. одиннадцатом такте коммутатор 2 устанавливает ся в режим передачи данных с пятого и шестого информационных входов на входы соответственно уменьшаемого и . вычитаемого вычитателя 4, обеспечивая 94 6вычисление значения (-А+В-С). Коммутатор 1 устанавливается в режим передачи данных с пятого и шестого информационных входов, обеспечивая при этом вычисление значения (-А+В+С) сумматором 3 в одиннадцатом такте. На семнадцатом такте демультиплексор 9 устанавливается в режим передачиданных на первый выход, и вычисленное значение (-А+В)С запоминается в регистре )4. На четвертом этапе обакоммутатора устанавливаются в режим передачи данных с седьмого и восьмого информационных входов. При этом сумматор 3 вычисляет значение мнимой части результата Р=(С+Р)А+(-А+В)С, авычитатель 4 вычисляет значение действительной части результата Е(С+Р)А-(А+В)Р в соответствии с формулой (1). Вычисленные значении в восемнадцатом такте запоминаются ввыходных внутренних регистрах сумматора 3 и вычитателя 4, а в девятнадцатом такте переписываются в регистры 12 и 13. На этом заканчивается четвертый этап и полный цикл вычисления произведения двух комплексных чисел. Формула изобретенияУстройство для умножения, содержащее первый коммутатор, два вычитателя, сумматор, первый, второй и тре тий регистры, два блока памяти и блок деления на константу, вход которого соединен с выходом первого вычитате" ля, входы уменьшаемого и вычитаемого которого соединены соответственно, а выходами первого и второго регист. ров, информационные входы которых соединены соответственно с выходами первого и второго блоков памяти, адресный вход первого блока памяти соединен с выходом третьего регистра, информационный вход которого соединен с выходом второго вычитателя, о т л и ч а ю ш е е с я, тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет выполнения опера- ции умножения комплексных чисел, в него введены второй, коммутатор четвертый, пятый, шестой и седьмой ре" гистры и демультиплексор, информационный вход которого соединен с выходом блока деления на константу, входы действительной и мнимой частей множимого устройства соединены соответст-. венно с первым и вторым информационЗаказ 6963/45 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Я, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 ными входами первого коммутатора и третьим и четвертым информационными входами второго коммутатора, первый инФормационный вход которого соединен с адресным входом второго блока5 памяти третьим информационным входом первого коммутатора, выходом мнимой части результата устройства и выходом четвертого регистра, информационный вход которого соединен с выходом сумматора, входы первого и второго слагаемых которого соединены соответственно с первым и вторым выходами первого коммутатора, четвер тый и пятый информационные входы которого соединены соответственно с входами действительной и мнимой частей множителя устройетва и вторым и шестым информационными входами второ О го коммутатора, пятый информационный вход которого соединен с выходом третьего регистра, выходом действительной части результата устройства и шестым информационным входом первого коммутатора, выход пятого регистра соединен с седьмыми информационными входами первого н второго коммутаторов, восьмые информационные входы которых соединены соответственно с выходами шестого и седьмого регистров, информационные входы шестого, пятого и седьмого регистров соединены соответственно с первым, вторым и третьим выходами демультиплексора, первый и второй выходы второго коммутатора соединены соответственно с входами уменьшаемого и вычитаемого второго вычитателя, управляющие входы первого и второго коммутаторов и демультиплексора соединены соответственно с первым, вторым и третьим управляющими входами устройства.

Смотреть

Заявка

4260667, 11.06.1987

ВИННИЦКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

ОСАДЧУК ВЛАДИМИР СТЕПАНОВИЧ, ПРОКОПОВ ИГОРЬ ДМИТРИЕВИЧ, ДЗЮБАН ВАДИМ ГРИГОРЬЕВИЧ, БОРТНИК ГЕННАДИЙ ГРИГОРЬЕВИЧ

МПК / Метки

МПК: G06F 7/52

Метки: умножения

Опубликовано: 15.11.1989

Код ссылки

<a href="https://patents.su/4-1522194-ustrojjstvo-dlya-umnozheniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для умножения</a>

Похожие патенты