Устройство для умножения

(50 4 ПИСАНИЕ ИЗОБРЕТЕН для быстрого выпол пения жения. Особенно зффективн ванне при применении Б Целью изоорете: ия являе оыстродсйствия устройства. держит блоки 2 вычисле значений произведения, басф первой 3 и второй 4 группы, жимого и коммутаторы 5, С введенных коммутаторов с с ми связями обеспечивается в полнения операиии умноже тактов. 1 ил. Я кеви ьство СССР52, 1982.тво СССР52. 1978. 1 Я УМНОЖЕНИЯ сится к вычислиет быть применено ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ П.(НТ СССР(57) Изобретение отнотельной технике и мож,пепаиии х моо его использо- ИС и СБИС. тся повыгпение У стройство сотня разрядньх ерные регистры регистр 1 мнопомошью новооответствуюииозможность вы ния за (и+1)Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействуюцих устройств умножения чисел, удобных лля изготовления с применением больших интегральных схем. Сом ножители могут быть представлены в любой позиционной системе счисления.Цель изобретения - повышение быстродействия устройства.еа чертеже представлена структурная схема устройства для умножения.Устройство лля умножения солержит иразрялный регистр 1 множимого, и блоков 2 вычисления разрядных значений произвсления, и-буферных регистров 3 первой группы, и-буферных регистров 4 второй группы и и-коммутаторов 5, первый вхол 6 коррекции, вход 7 множителя, уеравггяОни й вход 8, второй вход 9 коррекции, выходы 10,1, результата.Блок 2 предназначен лля вычисления разрядных х значений произвслсния по фор. муле: й=л У+А+Я, гле Л У - соотвстству кцис разряды сомножителей; А, г 5 разрялныс слагаемые, поступающие с выходов соответстукццих буферных регистров,3 и 4Устройство лля умножения работает слелуюшим образом.В исхо еегом состоянии регистры 3 и 4 оонулсны, в регистре 1 множимого хра:итси без знака гг-разрядное множимос, а ком мутаторы 5 настроены на псрелачу инфор. мации, постуегаюцеей с соответствуюцих вхолов 9 регистра 1 множимого. В кажлом из и первых тактов работы устройства на с;о вход 7 поступает один разрял множисл 5 Е, начиная с младшего разряда. 11 ри этом в 1-м блоке 2 производится умножение разряда множителя, поступак)щего на его вхОЛ еХОЛ множитс,5 с хода 7 рйства, на .й разряд множимого, поступаюций на его вхол множимого через сох 5)- татор 5 с -го выхода регистра 1 множимогс, и прибавление к млалпгсму разряду получивИегося при этом лвухразрялгого Егроизвлсния через входы первого и е)торого слагаемых блока 2 старшего разряда произвсления Е-го блока 2, сформированного в прелылушем такте и хранимого в Е-м буферном регистре 3, млал:пего разряла произвеления (Е+1)-го блок 2 сформированного в прелыдугцем такте и хранимого в (Е+ )-м буферном регистре 4. Сформированныем блоком 2 старший и младший разрялы произвеления с его выходов записываются соответственно в -е регистры 3и 4.ГОсле выполнения и первых тактов на вход 7 множителя устройства поступает значение кода, равного едиегице в данной системе счисления, на управляющий вхол 8 устройства - сигнал, настраивающий коммутаторы 5 на передачу информации с вы 50 Фор,5 ула изобретения Устройство лля умножения, содержащее регистр множимого, и блоков вычисления разрядных значений произведения (и - разрядность множимого), и буферных регистров первой группы и и буферных регистров второй группы, причем в.олы множителя и блоков вычисления разрядных значений произвеления соелинены с входом холов старших разрялов блоков 2 (лля первого коммутатора 5 - с второго вхола 9 коррекции устройства, на который подается нулевая информация). В результа.те этого образуется цепь последовательно сослиненных 0)оков 2. выполняюших фактически суммирование с распространением переноса содержимого буферньх регистров. В течение (гг-)-1)-го такта в Е-м блоке 2 Егроизволится сложение старшего редзряла произведения (1 -) -го блока 2, поступающего на вход множимого 1-го блока 2 через -й коммутагор 5 с выхода старших разрядов (1 -1) -го блока 2, умноженного на елин ицу, поступ акщую на вхол множителя 15 с входа устройства, с;Еоступающими наего входы Е)ервого и в) 01)ого слагаемых старшего разряда произвеления .-н блока 2, сформированного в и-м такте и хранящегося в Е-х буферном;)сгистре 3, и млал- ПегО разряда ПрОИЗВСдсния (Е-Е-) -ГО бЛОКа 2 сформированного в и-м такте и хранящегося в (г+1)-м буфсрнох регистре 4.Вывол и млалших разрялов произвслениясомножителей в устройстве у:цествляется через его выхо;е 11 и; олпом. разрялу в 25 кажлом из и первых тактов. а вывол исарпгих разрядов произведения производится через выхол 10 н параллсльном коле после завсрпения (и+1)-го такта.В рассмотренном случе)с на первыйвхоЕ ( оррекгии ест роиства е 0 всех тактах ра 00 ы по,еестс 5 и, сва 5 инфо) ма пня.В тех кс сггх еях, кола требуется Еголуч и ь Окр 5; ггсн нос произведение. необходи мопервом гакт рабсгы устройс)ва на сопервый вхо;е 0 коррекеии по,ать определен.нх к и 1 орхгагию ( например, лля окру - ления 2 г-е)азрялного произведения и-оазпялных сомножителей, прелстазленных в евоично-кодированной Епестналцатиричной систе.мс счисления. Нсобхйеихго .а вход 6 е первом гактс рабЕ с сгройсв по;е а е а т ,е во и ч и ь и ко, е 1 06 ) .:) то и 0 3 вол 5ОсунссВить Округл.ни, рсзмггьтата Осл лополнитсльных временных загрее. Вх л 6 может оыпгь использован также лля ввеления результиругошсй коррекции о зн;кам множимого и множителя в с.учас умножения чиссл в дополнительном ко;ес., ,л 5 полобных же целей 5)ожет быть ис.1- зован и второй вход 9 коррекции уст- ройства529215 Составитель Е. МурзинаРедактор О. Спесивых Техред И. Верес Корректор О, КравцоваЗаказ 7642/44 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР3035, Москва, Ж - 35, Раушская наб., д. 4 5Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, О множителя устройства, а входы первого слагаемого - соответственно с выходами и буферных регистров первой группы, выход -го буферного регистра второй группы (=2, З,и) соединен с входом второго слагаемого ( - 1)-го блока вычисления разрядных значений произведения, входы -буферных регистров первой и второй групп соединены соответственно с выходами старшего и младшего разрядов )-го блока вычисления разрядных значений произведения (=1, 2 и), выход первого буферного регистра второй группы соединен с выходом младших разрядов произведения устройства, первый вход коррекции которого соединен с входом второго слагаемого и-го блока вычисления разрядных значений произведения, отличающееся тем, что, с целью повышения быстродействия, в него введены л коммутаторов, выходы которых соединены соответственно с входами множимого, л блоков вычисления разрядных значений произведения, первый информационный вход -го коммутатора соединен соответственно с выходом )-го разряда регистра множимого, а управляющий вход - с управляющим входом устройства, второй вход коррекции которого соединен с вторым информационным входом первого коммутатора, второй информационный вход -го коммутатора соединен соответственно с выходом старшего разряда ( - 1) -го блока вычисления разрядных значений произведения, выходы и буферных регистров второй группы соединены с выходом старших разрядов произведения устройства.