Многовходовый параллельный сумматор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1531090
Автор: Чижухин
Текст
ЫЙ СУИ) 1 НО 1 О В(ОДОВЫй ЛЕЛ ся к вычислибыть испольИзобретение относ 6 по мо матор 1 13 гй с( пп 1 Лп 1)Ч(пп 1 л) ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ А ВТОРСКОМУ СВИ 288484/24-24;6.08.873.12.89. Бюл.(57) Изобретение относгельной технике и ноже тельноп технике и можзовано для построенияцих многооперандных аустройств. Целью изобретения является повшение быстродействия. На Фиг. 1.приведена структурная схема четырехразрядного многовходов го параллельного сумматора; на Фиг.4 - примеры построения Функциональных схем первого и второго узлов формирования переноса для первого, второго и третьего разряда многовходового параллельного сумматора; на фиг. 5 и 6 - функциональные схемы четырехвходового и семивходового одноразрядных сумматоров.Иноговходовый параллельный сумматор содержит и-входовые одноразрядные сумматоры 1-4, первые узлы 5-8 формирования переноса, вторые узлы 9-12 Формирования переноса, сумматозовано при построении быстродеиствуюцих многооперандных арифметическихустройств. Целью изобретения является повнвение быстродействия. Объектосуцествляет параллельное сложение3 - 7 чисел . Цель достигается за счетреализации в сумматоре двух цепейодновременного переноса и введениемдополнительного сумматора по модулюдва для Формирования дополнительногоразряда суммы. Объект содержит такжевходы и выходы переносов для построе-,ния многоразрядных устройств из секции ограниченной разрядности. 6 ил . ю два, дополнительо модулю два, входы входы 22 переносов, ов и выходы 24 сумст ав ле ны Функ цион альи второго узлов Фора в первом и втором ва, т.е. схемы узУФП 1, УФП 2 (инвания узла обозначатва, входы и выходыс обозначениями насигналы этих узлов ажениям ФП 11перенос иэ первого устройства; ФП 2 П 1 Л) - перенос иэ ные схемы первого мпрования перенос разрядах устройст лов " УФП 1, УФП 2,декс слева от наэ ег разряд усгройс которых совпадают фиг. 1). Выходные соответствуют выр1531090 чАВЕДчАВЕДУАВЕДф Чоп - перенос из второго в третий разряд; бп 2 .= ( ПП 2 ЛЭП 1)Ч ( ПП 2 Л)Ч 1 Ч П 2 Ч ( П 1 Л ЬП 2) = ПП 2 Л ПП 1 М) Л л и 1) ч ( пп 2 л) ч п 2 ч ( п Лпп 2 Л М)ЧП 2 Ч (П 1 Л= (ПП 2 Л ПП 1 ЛоОЧ Ч(ПП 2 ЛП 1)Ч(ПП 2 Л) Ч П 2 Ч( П 1 Л" ПП 2 ЛЫ) Ч (П 1 ЛП 2) Ч( П 1 Л П 1 Л Ъ) - перенос иэ второго в четвертый разряд.Выходные сигналы первого и второго 1 О узлов формирования переноса для третьего разряда устройства описываются выражениями ФП 1 = (5 ПП 1 Л ФП 1) Ч Ч( ПП 1 ЛФП 2)Ч П 1 = ( ПП 1 Л ПП 1 ЛПП 1 ЛоС)Ч Ч ( ПП 1 Л ПП 1 Л П 1) Ч ( ПП 1 ЛПП 1 л Ь)Ч 15 Ч( ПП 1 Л П 1)Ч( ПП 1 ЛПП 2 МЧ(ПП 1 Л 72)Ч Ч( ПП 1 ЛП 1 Л(М Ч П 1 - перенос из третьего разряда в четвертый разряд устройства ФП 2 = ( ПП 2 Л ФП 1)Ч( ПП 2 Л ФП 2)"П 2 ( П 1 Л ФП 2) = (ПП 2 Л ПП 1 Л ПП 1 ЛЫ) Ч 2 О ч(пп 2 Л ип 1 лп 1)ч( пп 2 л пп 1 ЛЫч( пп 2 л Л П 1) Ч( ПП 2 ЛПП 2 лоЧ( ПП 2 Л П 2)Ч( ПП 2 Л Л П л ) Ч П 2 Ч ( П 1 ПП 2 ЛПП 1 М) Ч (П Л Л пп 2 лп 1)ч(П 1 лпп 2 лр)ч (П 1 л п 2)ч Ч( П 1 Л П 1 Л ПП 2 лойч ( П 1 Л П 1 Л П 2) Ч( П 1 Л 25 Л П 1 ЛП 1 Л ) - перенос из третьего разряда, используемый для ориирования переноса Ы. всего устройства.Для четвертого разряда выражения следуюцие; ЗОП 1= 4 ПП 1 Л ФП 1) Ч ( ПП 1 ЛФП 2) Ч 4 П 1= =(+ пп 1 л пп 1 лпп 1 лп 1 л к) ч (4 пп 1 л пп 1 л лПП 1 л и 1) ч (4 пп лпп 1 лпп 1 л ) ч(4 пп л ЛПП 1 ЛП 1)Ч(4 ПП 1 ЛПП 1 ЛПП ЛоС)Ч(ПП 1 Л л пп 1 л п 2) ч( пп 1 л пп 1 л п 1 л) ч( ни л л и 1) ч (4 пп 1 л пп 2 л пп лкэч (фпп 1 Л пп 2 л лп 1 ч (фгп 1 лПП 2 л)ч(фн 1 лП 2)ч (фпп 1 л ЛП 1 ЛПП 2 ЛоС) Ч(4 ПП ЛП 1 Л П 2) Ч (ПП Л Л П 1 Л П 1 Л) Ч П 1 - перенос из четвертого разряда, используемыи для Форми ОС=АВЕДЧАВЕДЧЛВЕДЧАВЕДчАВЕД П 1 =АВЕДч АВЕДч АВЕДч АВЕД ЧАВЕДч АВЕДП 2= АВЕД;45 ПП 1 =АВЕД ЛВЕД чАВЕД ВАЗЕД; ПП 2=АВЕДч АВЕДчАБЕДЧАВЕД. где А,В,Е,Д - входные операнды,Одноразрядные сумматоры с большимчислом входов могут быть построены,например, с использованием преобразования группы входных одноразрядныхчисел в унитарный код количества еди 55ниц с последующим суммированием этихкодов на сумматоре унитарных кодсв.Семивходовый одноразрядный,сумматорсостоит из двух дешифраторов четырех рования переноса о всего устройст-ва;4 фп 2=(4 ПП 2 Л ФП 1)Ч ( ПП 2 Л ФП 2) Ч П 2 ЧЧ(4 П 1 ЛгП 2) = (фПП 2 ЛПП 1 ЛПП 1 Л ПП 1 Лфйч (4 ПП 2 лпп 1 лпп 1 л п 1) ч (4 Н 12 л пп 1 л пп 1 лЛ) Ч( ПП 2 Л ПП 1 Л П)Ч ( ПП 2 Л ПП 1 Л ПП 2 ЛЛ оЬ) Ч (ф ПП 2 Л ПП 1 ЛП 2) Н (4 ПП 2 ЛПП Л П 1 Л(3)чЧ (4 ПП 2 Л П 1) Ч (4 ПП 2 ЛПП 2 Л ПП 1 М) Ч (4 ПП 2 ЛЛ пп 2 Л п 1)ч (+пп 2 лпп 2 л) ч(4 пп 2 лп 2)чЧ (фпп 2 Л П 1 Л ПП 2 Лос) Ч ( ПП 2 Л П 1 Л П 2) ЧЧ (фпп 2 ЛП 1 ЛП 1 и )Ч 4 П 2 Ч (4 П 1 Л ПП 2 Лф ПП 1 Ы)ЧЧ (4 П 1 ЛОПП 2 лппЛ П 1)Ч (4 П 1 Л ПП 2 Л ПП 1 ЛЪ)чч (+П 1 л пп 2 лп 1) ч (4 п 1 л пп 2 л пп 2 м) чЧ(4 П 1 ЛПП 2 Л П 2)Ч(4 П 1 Л ПП 2 ЛП 1 Л 1)ЧЧ(4 П 1 Л Р 2)Ч(4 П 1 Л П 1 Л ПП 2 л ПП 1 ЛсС ) Чч(4 п 1 лп 1 лпп 2 лп 1) ч (4 п 1 л п 1 лп 1 л п 2)1Ч(4 П 1 Лоп 1 ЛП 1 Л П 1 Л 1 - перенос иэ четвертого разряда, используемьп для формирования переносавсего устройства,Если необходимо организовать многовходовые многоразрядные параллельныесумматоры, можно использовать выходные переносы четырехразрядного многовходового параллельного сумматора, которые на выходах 23 определяются выражениягио =- ФП 1;=4 ФП 2;= ФП 2,Тогда в указанных выражениях под переносом о подразумевается (Ы Ч ) .Четырехвходовый и семивходовый одноразрядный сумматоры Формируют на своих выходах сигналы суммы (С), первого и второго разряда переноса (П 1 и П 2) и сигналы подготовки этих разрядов переноса (ПП 1 и ПП 2).Эти сигналы для четырехвходового одноразрядного сумматора описываются выражениями чисел в пятиразрядньп унитарный код и трех чисел в четырехразрядный унитарный код, а также сумматора этих кодов. На выходах дешираторов Формируются разряды унитарного кода 3,4а и Ь , отражаюцие числоо 4 о Ъ4единиц в поступаюцих 4- и 3-разрядных входных комбинациях. После сложения двух унитарных кодов получаем реэультируюций унитарный код, разряды которого описываются выражениями-(3, Л 3, )Ч(й,Л )ЧЯ Л )Для получения необходимых сигналов суммы и переносов реэультирущций унитарный код шифруется на выходных15 элементах ИЛИ в соответствии с выражениямиС ф 1 ЧРвЧЙЧ 1 ф П 1=ЧЬ 1 Ч 8 сЧЗсП 2 1 ЧЧу Й 7 ф ПП 1=1 Ч Вт фтгде ф - совпадениеединиц иэ )возможных во входном числе.Окончательная сумма многоразрядных чисел. формируется на сумматорах 13-16 25 по модулю два, При этом, если разрядность сумматора ограничена четырьмя разрядами, то формируются два дополнительных разряда суфееы. При объединении четырехраэрядных секций в мно гораэрядиое устройство дополнительный сумматор 17 по модулю два не используется. Формула изобретенияИноговходовый параллельный сумматор, содержащий в каждом разряде ивходовый одноразрядный сумматор, где и - число операндов, и37, два узла формироваиия переноса и сумматор по модулю два, причем выход суммы и-входового одноразрядного сумматора каждого д-го разряда, где д1и, соединен с первым входом сумматора по модулю два, второй и третий входы которого соединены соответственно с выходом первого узла переноса. (ъ)-го разряда и второго узла переноса (ь)-го разряда, выход сумматора по модулю два соединенс выходом суммы данного разряда многовходового параллельного сумматора,входами которого являются входы и-входового одноразрядного сумматора, о тл и ч а ю щ и й с я тем, что, с цельюповышения быстродействия, многовходовый параллельный сумматор содержитдополнительный сумматор по модулюдва, узлы формирования переноса выполнены в виде узлов формирования одновременного переноса, причем входы первого узла формирования переноса каждого д-го разряда соединены с выходамипервого разряда переноса и-входовыходноразрядных сумматоров с первогод-й разряд, с выходами подготовки первого разряда переноса и-входовых одноразрядных сумматоров с первого по -йразряд, с выходами второго разрядапереноса и подготовки второго, разряда переноса и-входощас одноразрядныхсумматоров с первого по (1-2)-й разряд, входы второго узла формированияпрреноса каждого -го разряда соединены с выходами первого н второго разрядов переноса и-.входовых одноразрядных сумматоров с первого по 1.й разряд, с выходами подготовки первогоразряда переноса и-входовых одноразрядных сумматоров с первого по (-1)-й разряд и с выкодамн подготовкивторого разряда переноса и-входовыходноразрядных сумматоров с первогопо -й разряд, входы дополнительного сумматора по модулю два соединенысоответственно с выходом первого узлаформирования переноса и-го разряда ис выходом второго узла формированияпереноса (и)-го разряда, выход дополнительного сумматора по модулю дваподключен к выходу (и+1)-го разрядасуммы многовходового параллельногосумматора, выход второго узла формирования переноса и-го разряда соединен с выходом (и+2)-го разряда суммымноговходового параллельного суммато-,ра.1531090 оставитель А. Степанехред М.Ходанич едактор И ектор Н. Корол ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгород гарина, 101 Заказ 8028/50 Тираж 668ВНИИПИ Государственного комитета по изо113035, Москва, Ж, Р Подписное ениям и открытия кая наб д, 4/5
СмотретьЗаявка
4288484, 06.08.1987
ПРЕДПРИЯТИЕ ПЯ Г-4812
ЧИЖУХИН ГЕННАДИЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 7/50
Метки: многовходовый, параллельный, сумматор
Опубликовано: 23.12.1989
Код ссылки
<a href="https://patents.su/7-1531090-mnogovkhodovyjj-parallelnyjj-summator.html" target="_blank" rel="follow" title="База патентов СССР">Многовходовый параллельный сумматор</a>
Предыдущий патент: Операционное арифметическое устройство
Следующий патент: Вычислительное устройство
Случайный патент: Алмазная коронка